数字电子技术_课件3.ppt

《数字电子技术_课件3.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第三章门电路3.1概述一、门电路能实现基本逻辑运算和复合逻辑运算的单元电路。如与门，与非门，与或门，异或门等。门电路中以高/低电平表示逻辑状态的1/0。二、高、低电平的实现由二极管、三极管和CMOS管组成的电子开关电路实现。高、低电平的实现单开关电路S1S2互补开关电路三、正、负逻辑正逻辑：高电平表示1，低电平表示0；负逻辑：高电平表示0，低电平表示1。四、集成电路简介小规模IC:10个以内的门电路(SSI);中规模IC:10~100个门电路(MSI);大规模IC:1000~10000个门电路(LSI);超大

2、规模IC:10000个以上的门电路(VLSI).硅单晶片与加工好的硅片64MSDRAM（华虹NEC生产）芯片面积5.89×9.7=57mm2，456pcs/w，1个IC中含有1.34亿只晶体管封装好的集成电路3.2半导体门电路一、二极管门电路1.二极管的开关特性VI=VIHD截止，VO=VOH=VCCVI=VILD导通，VO=VOL=0.7V高电平：VIH=VCC低电平：VIL=0二极管的开关等效电路2.二极管与门ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY0000101001

3、11规定3V以上为10.7V以下为0设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7V3.二极管或门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为0二、CMOS门电路1.MOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层PN结2.MOS管的四种类

4、型增强型耗尽型大量正离子导电沟道3.工作原理(N沟道增强型)当加+VDS时，VGS=0时，D-S间是两个背向PN结串联，iD=0加上+VGS，且足够大至VGS>VGS(th),D-S间形成导电沟道（N型层）开启电压4.CMOS反相器的电路结构和工作原理CMOS反相器的电压传输特性CMOS反相器的电流传输特性在AB和CD段,或者T2截止,或者T1截止,且截止内阻非常高,所以流过T1和T2的电流几乎为0。在BC段,T1和T2同时导通,有电流iD流过T1和T2,在附近最大。5.CMOS与非门带缓冲级的与非门带缓冲级

5、的与非门发射区高掺杂集电区低掺杂三、TTL门电路基区薄低掺杂1.双极型三极管的结构2.三极管的开关等效电路截止状态饱和导通状态3.TTL反相器的电路结构和工作原理4.TTL反相器电路的结构特点：5.TTL与非门6.TTL或非门3.3门电路的性能指标与正确使用一、性能指标1.逻辑电平高电平不能超过电源电压，且大小取决于电源电压。2.输入电压与输出电压3.输入电流与输出电流VCCIIHIOL(灌电流)IILIOH(拉电流)流入门电路的电流为正，流出的电流为负。4.输入端噪声容限5.传输延迟时间输出滞后于输入,一般

6、为10ns左右。6.功耗包括静态功耗和动态功耗。CMOS电路静态功耗极小，50nW/门~1mW/门。TTL电路：2~22mW/门。7.延迟—功耗积传输延迟时间和功耗的乘积。7.扇出系数能驱动同类型门电路负载的个数。二、正确使用1.对悬空端的处理CMOS电路：输入端不允许悬空TTL门电路：输入端悬空相当于高电平。2.门电路和地之间如果接入大电阻，TTL电路逻辑关系会改变，而对CMOS电路没有任何影响。3.4几种特殊的门电路一、OC(集电极开路)和OD门1.OC门推拉式输出电路结构的局限性①输出电平不可调②负载能

7、力不强，尤其是高电平输出③输出端不能并联使用OC门OC门的结构特点OC门实现的线与外接负载电阻RL的计算外接负载电阻RL的计算外接负载电阻RL的计算外接负载电阻RL的计算2.OD门(漏极开路的门电路)二、三态输出门三态门的用途总线结构数据的双向传输三、CMOS传输门及双向模拟开关1.CMOS传输门2.双向模拟开关