欢迎来到天天文库
浏览记录
ID:49222840
大小:2.55 MB
页数:110页
时间:2020-02-02
《数字电子技术基础3.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第三章组合逻辑电路组合逻辑电路的逻辑功能特点组合逻辑电路是指在任何时刻,电路的输出状态仅与该时刻各输入变量的取值有关,而与电路以前的状态无关。其特征是输出状态与输入状态呈即时性,电路没有记忆功能。组合逻辑电路的电路特点由常用门电路组合而成,电路中没有从输出向输入的反馈信号,也不存在可以存储信号状态的元件。组合逻辑电路的特点3.1.1组合逻辑电路的分析方法组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程,实际上就是根据逻辑图写出其逻辑表达式、真值表,并归纳出其逻辑功能。组合逻辑电路的分析方法
2、(1)写出逻辑函数表达式(2)化简逻辑得到函数与或表达式(3)列出真值表(4)从真值表找出规律,说明电路实现的功能3.1组合逻辑的基本分析方法和设计方法逻辑图逻辑表达式最简与或表达式最简与或表达式真值表电路的逻辑功能当输入A、B、C中有2个或3个为1时,输出Y为1,否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路:只要有2票或3票同意,表决就通过。2.1.2组合逻辑电路的设计方法组合逻辑电路设计主要是按具体的设计要求用逻辑函数加以描述,再用具体的电路加以实现的过程。1.组合逻辑电路设计方法(
3、1)进行逻辑抽象,列真值表。根据电路功能的描述,将其输入与输出的逻辑关系用真值表的形式列出。(2)写表达式,并化简。通过逻辑化简,根据真值表写出最简的逻辑表达式。(3)根据表达式画出电路的逻辑电路图。例1:交通灯故障监测电路设计任务设:灯亮为“1”,灯灭为“0”。状态正常为“0”,不正常为“1”。真值表卡诺图得逻辑式用逻辑门组成逻辑电路例2:用逻辑电路设计一个三输入(I1、I2、I3)三输出(L1、L2、L3)的优先排队电路。优先级按I0、I1、I2顺序,高电平有效。按题意的真值表简化真值表得逻辑式转成
4、与非—与非表达式画逻辑图例3设计一个路灯控制电路,要求实现的功能是:当总电源开关闭合时,安装在三个不同地方的三个开关都能独立地将灯打开或熄灭;当总电源开关断开时,路灯不亮。按此要求得真值表SABCYSABCY00000001001000110100010101100111000000001000100110101011110011011110111101101001S=0总开关断开S=1总开关闭合用卡诺图化简得逻辑图1、半加器3.2加法器和数值比较器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称
5、为半加器。加数本位的和向高位的进位3.2.1加法器2、全加器能对两个1位二进制数进行相加并考虑低位的进位,即相当于3个1位二进制数相加,求得本位和及进位的逻辑电路称为全加器。Ai、Bi:加数Ci-1:低位的进位Si:本位的和Ci:向高位的进位。全加器的逻辑图和逻辑符号Ci用与非-与非式表示1.用与门、非门和或门实现的电路用与或非门实现先求Si和Ci。为此,合并值为0的最小项。再取反,得:实现多位二进制数相加的电路称为加法器。1、4位串行进位加法器(三)集成全加器构成:把n位全加器串联起来,低位全加器的进
6、位输出连接到相邻的高位全加器的进位输入。特点:进位信号是由低位向高位逐级传递的,所以运算速度较慢。2、超前进位加法器(并行进位加法器)进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位电路集成二进制4位超前进位加法器加法器的级连加法器的应用1、8421BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器C0-1=0时,B0=B,电路执行A+B运算;当C0-1=1时,B1=B,电路执行A-B=A+B运算。3.2.2数值比较器用来完成两个二进制数的大小比较的逻
7、辑电路称为数值比较器,简称比较器。一、1位数值比较器设Ai>Bi时Li=1;Ai=Bi时Gi=1;Ai<Bi时Mi=1。得1位数值比较器的真值表。逻辑表达式变换为与非—与非式得逻辑图二、4位数值比较器两个4位二进制数值比较A=A3A2A1A0,B=B3B2B1B0当A>B、L=1、G=M=0A=B、G=1、L=M=0A<B、M=1、L=G=0(一)使用比较法(从高向低依次判别)当A3>B3、则必然A>B、L=1当A3=B3、则须判A2、B2,当A2>B2,则L=1……….当A3=B3、……….A0=B0
8、,则G=1当A3<B3、………..A0<B0,则M=1因此得L、G、M的逻辑表达式或得4位数值比较器逻辑图集成数值比较器4位数值比较器真值表TTL电路:最低4位的级联输入端A'>B'、A'B、A=B和A
此文档下载收益归作者所有