微机接口技术 课件 第2章.ppt

《微机接口技术 课件 第2章.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第二章8086微处理器微机原理与接口技术§2.18086CPU的编程结构8086CPU有16根数据线，20根地址线，时钟频率为5MHz。4个段寄存器，均为16位。CS(CodeSegment)：代码段寄存器；DS(DataSegment)：数据段寄存器；SS(StackSegment)：堆栈段寄存器；ES(ExtraSegment)：附加段寄存器；16位指令指针寄存器。用以存放下一条要取的指令的偏移地址，具有自动加1功能。20位地址加法器形成20位的物理地址。FIFO指令队列用来存放待执行指令。4个通用寄存器都可作为是16位寄存器或两个独立的8位寄存器使用。4个专用寄存器，均

2、为16位。SP(StackPointer)：堆栈指针寄存器；BP(BasePointer)：基址指针寄存器；SI(SourceIndex)：源变址寄存器；DI(DestinationIndex)：目的变址寄存器；进位标志。CF=1，有进位或借位；CF=0，无进位或借位。零标志。ZF=1，结果为0；ZF=0，结果不为0。符号标志。SF=1，结果为负；SF=0，结果为正。辅助进位标志。AF=1，有进位或借位;AF=0，无进位或借位。奇偶标志。PF=0，为奇数；PF=1，为偶数。溢出标志。OF=1，有溢出；OF=0，无溢出。跟踪标志。TF=1，允许单步中断；TF=1，禁止单步中断。

3、中断允许标志。IF=1，开中断；IF=0，关中断。方向标志。DF=1，地址指针递减修改；DF=0，地址指针递增修改。BIU与EU的动作管理BIU与EU工作是并行的，又是相互配合的，体现在：1、当指令队列中有2个空字节时，BIU就启动，将新指令送入指令队列。2、EU在执行指令过程中，需要访问存储器或I/O口时，向BIU发出请求。3、当执行转移指令、调用指令及返回指令时，指令队列自动清空。总线周期的概念CPU通过总线访问存储器或I／O端口所需的基本时间周期。§2.28086的工作模式与引脚功能一、工作模式1、最小模式：单处理器模式。2、最大模式：多处理器模式。主处理器：8086协

4、处理器8087，数值运算的协处理器。8089，输入／输出协处理器。二、8086引脚功能8086微处理器采用40脚双列直插式（DIP40）的封装形式输出，三态地址总线的高4位。输出，低电平有效。高8位数据总线允许。输入系统时钟输入引脚。输入、高电平有效。系统复位信号。输入，上升沿触发非屏蔽中断请求输入引脚。输入，高电平有效可屏蔽中断请求输入引脚。输入，高电平有效。准备就绪信号。输出，低电平有效。读控制信号。输入测试信号输入端。输入，最小／最大模式控制信号接至高电平，8086工作在最小模式；接至低电平，8086工作在最大模式。双向、三态地址/数据分时复用的引脚。三、最小模式1、2

5、4～31引脚功能输出，存储器／IO口访问控制信号。高电平，表示访问存储器；低电平，表示访问I/O口。输出，高电平有效。地址锁存允许。输出，低电平有效。数据允许信号。输出，数据发送/接收控制信号。高电平数据发送;低电平数据接收。输出，低电平有效。写控制信号。输出，两个连续的负脉冲信号。中断响应信号。输入，高电平有效。总线请求输入。输出，高电平有效.总线请求应答信号。2、最小模式下的典型配置处于最小工作模式地址锁存器，3片数据总线缓冲器，2片时钟发生器四、最大模式1、24～31引脚功能输出，指令队列状态信号。输出，总线周期状态信号输出。输入/输出，低电平有效总线请求输入／总线请求

6、允许输出信号。输出，低电平有效。总线封锁信号。2、最大模式下的典型配置输出，低电平有效，存储器读控制信号。输出，低电平有效，存储器写控制信号。输出，低电平有效，I/O口读控制信号。输出，低电平有效，I/O口写控制信号。输出，低电平有效，超前的I/O口写控制信号。输出，低电平有效，超前的存储器写控制信号。§2.38086的操作和时序一、启动和复位操作1、8086的复位和启动操作是由RESET复位信号引起的。①正常复位，RESET信号至少维持4个时钟周期的高电平。②上电复位，RESET信号至少维持50us的高电平。2、复位后，CS=FFFFH、其他寄存器均清0。（1）复位后，由于

7、CS=FFFFH、IP=0000H，系统启动后将从FFFF0H开始执行程序。（2）复位后，标志寄存器F被清零，其中的中断允许标志IF也清零，系统关中断。3、复位信号RESET撤消后，再经过7个时钟周期，CPU才启动。1、最小模式下的总线读操作二、总线操作2、最小模式下的总线写操作3、最大模式下的总线读操作4、最大模式下的总线写操作