微机接口技术 课件第5章.ppt

《微机接口技术 课件第5章.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第五章中断技术微型机接口技术§5.1中断系统概述一、中断源及其分类引起CPU中断的来源――中断源分类外部中断（硬件中断）内部中断（软件中断）软、硬件配合实现中断功能。1、中断请求标记二、中断系统的功能与实现设置中断请求触发器（寄存器）标记哪个中断源有中断请求，该触发器可集中设在CPU内，也可分散在各个中断源中。（1）软件查询方式通过简单硬件电路将中断申请信号引入CPU。≥1INTRCPUINT1INT2INTn...寄存器2、中断优先级的管理（中断判优）④多中断源情况，软件查询时间较长。特点：①CPU响应中断后，用软件查询的方法判断中断请求来源，并转到响应的中断服务程序。②

2、利用查询的先后顺序，来安排中断优先级。③硬件电路简单，不需要硬件中断优先级排队。（2）简单硬件方式（菊花链式）特点：①硬件查询方式。②中断响应信号INTA逐级传送，公平性差。③中断源较多的场合硬件电路复杂。INTAINTR设备1…设备2设备n3、中断响应（1）响应中断的条件（2）执行中断响应周期，完成一些特定的操作。（3）特定操作——CPU自动完成①保护断点将程序计数器（如PC、IP）的内容推入堆栈。②获取中断服务程序的入口地址软件查询法——入口地址在查询程序中预先设定硬件给出中断类型码硬件直接给出中断向量硬件向量法方法CPU内部设置中断允许触发器，EINT1—开中断0—关

3、中断在中断服务程序中通过堆栈操作实现。4、保护现场与恢复现场5、中断嵌套高级中断源中断低级中断源的中断处理。INT1INT2INT3保护现场与保护断点是两个不同的概念。在中断程序中使CPU开中断，即EINT＝1。设置中断屏蔽触发器，对中断请求进行屏蔽控制。可动态改变中断源的优先级。（3）多个断点保护（1）中断嵌套的条件（2）屏蔽技术存入后进先出的堆栈中。6、中断服务程序的基本结构压栈操作开中断中断处理出栈操作中断返回保护现场允许中断嵌套服务主体恢复现场中断服务结束§5.28086的中断系统8086可处理256种不同的中断，每个中断都对应一个中断类型码，即0~255（00H~

4、FFH）。非屏蔽中断（NMI）可屏蔽中断（INTR）INTn（n为中断类型码）除数为零的中断单步中断断点中断INT3溢出中断INTO中断源外部中断（硬件中断）内部中断（软件中断）一、8086的中断源分类2）中断向量表：存放中断向量的一段内存空间。二、中断向量和中断向量表1）中断向量：中断服务程序的入口地址，以逻辑地址形式给出。*每个中断向量的都占用4个字节（CS和IP）。*前两个字节存放IP，低位字节在前；后两个字节存放CS，低位字节在前。*256个中断类型需占用1KB存储空间0000：0000H~0000：03FFH。方法：中断类型码×4即为存放该中断向量的首地址。3）查

5、中断向量表CPU通过中断类型码找到相应的中断服务程序的入口地址，即中断向量。例:中断类型码为20H，中断向量为A560H：4800H0000H：0080H0000H：0081H0000H：0082H0000H：0083H00H48H60HA5HCSIP0000H：004CH0000H：004FH50HA0H68HB5H13HB568H：A050H中断类型码为中断向量为三、8086对可屏蔽中断的响应过程1）CPU从INTR引脚接收到一个高电平信号后，若IF=1，则CPU在执行完当前指令后，开始响应中断，即从INTA引脚送出两个负脉冲，外设接到第二个负脉冲后，便将中断类型码送到

6、数据总线上。中断类型码INTAINTRD0~D15IF2）CPU响应中断后，完成以下几个步骤①读取数据总线上的中断类型码，并将其存入内部暂存器。②将标志寄存器值推入堆栈。③将IF和TF清零。④保护断点，将当前指令下一条指令的地址推入堆栈，包括段地址CS和位移量IP。⑤根据中断类型码在中断向量表中找到中断服务程序的入口地址并转入中断服务程序。4）软件中断过程与子程序调用类似。四、8086对软件中断响应的特点1）CPU从指令中直接获得中断类型码，从而转到相应的中断服务程序，不需要执行中断响应总线周期。2）不受中断允许标志IF的影响，但是单步中断受TF的影响。3）软件中断是预先设

7、置的，不具备随机性。3）中断服务的内容五、8086对非屏蔽中断响应的特点1）CPU接收到非屏蔽中断请求后，直接在中断向量表中获得中断向量，并执行中断服务程序。③启动备用电源（UPS）。2）非屏蔽中断级别最高，可中断CPU当前的任何操作。①保护现场放在非易失性存储器中。②启动备用系统。§5.3可编程中断控制器8259A主要特点：1、每片8259A可以管理8级外部中断，且每一级可单独屏蔽。2、具有级连功能，利用9片8259A可构成64级主从式中断系统。3、具有多种优先权管理模式。4、可直接向CPU提供中断类型码。5、单