HDL总结定稿范文.doc

HDL总结定稿范文.doc

ID:49264700

大小:277.79 KB

页数:30页

时间:2020-02-28

HDL总结定稿范文.doc_第1页
HDL总结定稿范文.doc_第2页
HDL总结定稿范文.doc_第3页
HDL总结定稿范文.doc_第4页
HDL总结定稿范文.doc_第5页
资源描述:

《HDL总结定稿范文.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、HDL总结定稿范文  HDL考前小结  一、名词解释(专业术语的对应关系)可编程阵列逻辑(PAL)、可编程逻辑器件(PLD)、大规模可编程逻辑器件两种复杂可编程逻辑器件(CPLD)、现场可门阵列(FPGA);电子设计自动化(EDA)、电子设计系统自动化(EsDA)、自底向上(Bottom-Up)、自顶向下(Top-Down)、专用集成电路(ASIC)、可配置逻辑模块(CLB)、输入输出模块(IOB)、硬件描述语言(HDL)、寄存器传输级(RTL)、X(逻辑值不确定)、Z(高阻,浮动状态)、posedge(上升沿)、negedge(下降

2、沿)、电路功能模块(IP)、TTL、仿真平台(Testbench)、UDP(用户自定义原语)选择题(语法、EDA的基本概念)  一、选择题(语法、EDA的基本概念、课件)基础了解  一、标识符和关键字关键字是语言中预留的用于定义语言结构的特殊标识符。  Verilog中关键字全部小写。  标识符是程序代码中对象的名字,程序员使用标识符来访问对象。  Verilog中标识符由字母数字字符、下划线和美元符号组成,区分大小写。  其第一个字符必须是数字字符或下划线。  regvalue;//reg是关键字;value是标识符二.FPGA技术

3、概述与特点以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统并最终形成集成电子系统或专用集成芯片的一门新技术。  三、FPGA技术的特点用软件的方式设计硬件②设计过程中可用有关软件进行各种仿真③系统可现场编程,在线升级④片上系统,体积小、功耗低、可靠性高数字系统的设计准则①.分割准则②.系统的可观测性③.同步和异步电路④.最优化设计⑤.系统设计的艺术3.1.简单的VerilogH

4、DL模块3.1.1.简单的VerilogHDL程序介绍下面先介绍几个简单的VerilogHDL程序,然后从中分析VerilogHDL程序的特性。  例[3.1.1]:moduleadder(count,sum,a,b,cin);input[2:0]a,b;inputcin;outputcount;output[2:0]sum;assign{count,sum}=a+b+cin;endmodule这个例子通过连续赋值语句描述了一个名为adder的三位加法器可以根据两个三比特数a、b和进位(cin)计算出和(sum)和进位(count)。

5、  从例子中可以看出整个VerilogHDL程序是嵌套在module和endmodule声明语句里的。  例[3.1.2]modulepare(equal,a,b);outputequal;//声明输出信号equalinput[1:0]a,b;//声明输入信号a,bassignequal=(a==b)?10;/*如果a、b两个输入信号相等,输出为1。  否则为0*/endmodule这个程序通过连续赋值语句描述了一个名为pare的比较器。  对两比特数a、b进行比较,如a与b相等,则输出equal为高电平,否则为低电平。  例[3.1

6、.3]moduletrist2(out,in,enable);outputout;inputin,enable;bufif1mybuf(out,in,enable);endmodule这个程序描述了一个名为trist2的三态驱动器。  程序通过调用一个在Verilog语言库中现存的三态驱动器实例元件bufif1来实现其功能。  例[3.1.4]moduletrist1(out,in,enable);outputout;inputin,enable;mytritri_inst(out,in,enable);//调用由mytri模块定义的

7、实例元件tri_instendmodulemodulemytri(out,in,enable);outputout;inputin,enable;assignout=enable?in:'bz;endmodule这个程序例子通过另一种方法描述了一个三态门。  在这个例子中存在着两个模块。  模块trist1调用由模块mytri定义的实例元件tri_inst。  模块trist1是顶层模块。  模块mytri则被称为子模块。  通过上面的例子可以看到:·VerilogHDL程序是由模块构成的。  每个模块的内容都是嵌在module和en

8、dmodule两个语句之间。  每个模块实现特定的功能。  模块是可以进行层次嵌套的。  正因为如此,才可以将大型的数字电路设计分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功能。  ·每个模块

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。