微电子前沿-FinFET技术.doc

《微电子前沿-FinFET技术.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微电子前沿（4）姓名：学号：签名：微电子前沿------FinFET技术引言：2015年，这是一个FinFET的时代，FinFET器件纷纷进入移动市场，苹果，三星，华为纷纷推出自己的使用了FinFET工艺的芯片。在16nm以及14nm制程时代，只有FinFET工艺才能稳定发展，三星、台积电目前的14nm/16nm都极其依赖于FinFET技术。而在2015年12月24日这一天，美国公布了9名国家科学奖获得者和8名国家技术和创新奖获得者的名单，美籍华人科学家胡正明荣获年度国家技术和创新奖，没错就是鳍式场效晶体管（FinFET）的发明者。为什么现在FinF

2、ET能主宰微电子前沿领域，没有使用这个技术的芯片只能落后于这个时代？因为，早期的IC制程基本都是基于传统的平面型晶体管结构,平面型晶体管指的是MOSFET的源极、漏极、栅极和沟道的横截面处于同一平面上的晶体管。虽然平面型晶体管技术发展至今已经相当的成熟,成本也日趋低廉,但随着特征尺寸的不断缩小,漏电流和短沟效应对性能的严重影响使得平面晶体管技术已达到瓶颈阶段。而FinFET器件在抑制亚阈值电流和栅极漏电流方面有着绝对的优势，可以实现平面工艺无法达到的界限。这样，在这个超级集成度的芯片时代，使用FinFET技术无可避免。1FinFET概述FinFET称

3、为鳍式场效晶体管(FinField-EffectTransistor；FinFET)是一种新的互补式金氧半导体(CMOS)晶体管。Fin是鱼鳍的意思，FinFET命名根据晶体管的形状与鱼鳍的相似性。闸长已可小于25纳米，未来预期可以进一步缩小至9纳米，约是人类头发宽度的1万分之1。由于在这种导体技术上的突破，未来芯片设计人员可望能够将超级计算机设计成只有指甲般大小。FinFET源自于传统标准的晶体管—场效晶体管(Field-EffectTransistor；FET)的一项创新设计。在传统晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通

4、与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。随着近年来对FinFET器件的白热化研究,现在的FinFETs已经发展成一个大的家族。从是否有SiO2埋氧层以及其特点出发,分为Silicon-on-Insulator(SOI)FinFET,BulkFinFET,Body-onInsulator(BOI)FinFET等。2FINFET器件结构体硅FINFET器件结构如下图1所示。从图中可以看出，硅FI

5、N结构的两个侧面和顶部均被栅电极（Gate）所包围，形成导电沟道（为了适当的调节多栅极MOSFET的阈值电压，可以选择中间带隙栅极材料，另外一种选择是采用多晶硅栅并且通过提高沟道掺杂浓度增加阈值电压）;源漏（S/D）分布在两侧。体硅FINBody与硅衬底（SiSubstrate）直接相连，形成体硅FINFET结构；氧化层（Oxide）形成栅介质（GateOxide）和器件隔离区（STI），栅极和硅鳍之间为SiO2氧化层,其目的是为了抑制栅极漏电流。由于FINFET器件具有上述独特的结构特点，因而与平面器件相比，具有多方面的优点。如下图2所示为平面器件

6、结构示意图，由图中可以看出：传统的2-D平面晶体管在导通状态时在栅电极下面形成一个导电沟道，而上图中的3-D三栅FINFET晶体管在垂直FIN结构的三边形成导电沟道，实现全耗尽的工作模式。由于栅电极从三边控制硅FIN,因而三栅FINFET结构具有更好的沟道控制能力和更好的亚阈值斜率。此外，可以看出FINFET结构为准平面结构，制备方法简单,与CMOS工艺兼容性好，与平面器件相比，其工艺成本只增加了大约2-3%。图一体硅FinFET器件结构示意图图2传统平面晶体管三维结构示意图此外，由于FINFET器件独特的结构特点，也对其电学性能产生了较大的影响。如

7、图3所示，为平面器件与三栅FINFET器件的亚阈值特性曲线比较。由图中可以看出，FINFET结构因为其全耗尽的特征而提供了更陡峭的亚阈值斜率因而减小了泄漏电流，与平面器件相比，三栅FINFET器件的泄露电流由1e-7A/um降至1e-8A/um,泄露电流减小了一个数量级。更陡峭的亚阈值斜率同样可以用来实现更低的阈值电压，这样就可以允许晶体管工作在更低的电压之下，从而可以减小功率，改善开关速度。图3平面器件与三栅FINFET器件的亚阈值特性曲线比较图4晶体管栅极延迟随工作电压的变化曲线如上图4所示为晶体管栅极延迟随工作电压的变化曲线，从中可以看出与32

8、nm平面器件相比，22nm平面晶体管栅极延迟降低了18%，可以提供一些性能的改善，但是在低工作电压时栅极延迟