欢迎来到天天文库
浏览记录
ID:48885766
大小:6.03 MB
页数:101页
时间:2020-01-31
《第三章 逻辑门电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、第三章逻辑门电路本章内容二极管、BJT管、MOS管的开关特性CMOS逻辑门电路TTL逻辑门电路*射极耦合(ECL)逻辑门电路*CMOS与TTL门电路的接口(电平转换)教学基本要求:1、了解半导体器件的开关特性。2、熟练掌握基本门电路(非、与非、或非、异或门)的逻辑功能。3、掌握三态(TS)门、传输(TG)门、OD门、OC门的特殊结构和工作特点。4、掌握逻辑门的主要电气特性参数5、了解逻辑门在应用中的接口问题。1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CM
2、OS门逻辑门电路分立门电路集成门电路NMOS门数字集成电路简介1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低74标准系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路数字集成电路简介3.1概述门电路:实现基本逻辑/复合逻辑运算的单元电路缺点:功
3、耗较大/速度较慢逻辑状态的描述——正逻辑:高电平→1,低电平→0负逻辑:高电平→0,低电平→1逻辑门电路的一般特性1.输入和输出的高、低电平vOvI驱动门G1负载门G211输出高电平的下限值VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值VOH(max)输出高电平+VDDVOH(min)VOL(max)0G1门vO范围vO输出低电平输入高电平VIH(min)VIL(max)+VDD0G2门vI范围输入低电平vIVNH—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时
4、的噪声容限:VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限:2.噪声容限VNH=VOH(min)-VIH(min)VNL=VIL(max)-VOL(max)在保证输出电平不变的条件下,输入电平允许波动的范围。它表示门电路的抗干扰能力1驱动门vo1负载门vI噪声类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数,它说明门电路在输入脉冲波形的作用下,其输出波形
5、相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间tPHL输出50%90%50%10%tPLHtftr输入50%50%10%90%4.功耗静态功耗:指的是当电路没有状态转换时的功耗,即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积,用符号DP表示扇入数:取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗:指的是电路在输出状态转换时的功耗,对于TTL门电路来说,静态功耗是主要的。CMOS电路的静态功耗非常低,CMOS门电路有动态功耗扇出数:是指其在正常工作情况下,能驱动同类门电路的
6、最大数目。(a)带拉电流负载当负载门的个数增加时,总的拉电流将增加,会引起输出高电压的降低。但不得低于输出高电平的下限值,这就限制了负载门的个数。高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。(b)带灌电流负载当负载门的个数增加时,总的灌电流IOL将增加,同时也将引起输出低电压VOL的升高。当输出为低电平,并且保证不超过输出低电平的上限值。IOL:驱动门的输出端为低电平电流IIL:负载门输入端电流之和3.2半导体二极管门电路3.2.1半导体二极管的开关特性VI=VIH=VCCD截止,VO=VOH=VCC二极管开关
7、电路VI=VIL=0D导通,VO=VOL=0.7V二极管伏安特性的近似描述(几种等效模型)二极管的动态电流波形反向恢复时间tre:数纳秒3.2.2二极管与门ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V设VCC=5VA、B输入:VIH=3V,VIL=0V二极管导通压降VDF=0.7V输出高、低电平存在一定偏移,不利于门电路的级联。不能放大,负载驱动能力差。3.2.3二极管或门ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V设VCC=5VA、B输入:VIH=3V,VIL=0V二极管导通压降VDF=0.7
8、V输出电平仍有一定偏移,不利于门电路级联。负载驱动能力差。3.3CMOS逻辑门3.3.1MOS开关及其等效电路3.3.2CMOS反相器的工作原理及传输特性3.3.5
此文档下载收益归作者所有