EDA技术期末考试复习资料.doc

《EDA技术期末考试复习资料.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实用文档EDA技术期末考试复习资料什么是EDA？本意：ElectronicDesignAutomation在教材中“EDA”是指依赖于功能强大的计算机，在EDA工具软件平台上，对以硬件描叙语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术的实现目标：完成专用集成电路ASIC的设计和实现（这种说法太片面）实现ASIC的三种途径：可编程逻辑器件CPLD、FPGA半定制或全定制ASIC、混合ASIC常用硬件描述语言(HDL)：VHDLVerilogHDLSyste

2、mVerilogSystemCVerilogHDL与VHDL的比较：VHDL来源于古老的Ada语言，VerilogHDL来源于C语言，VerilogHDL受到一线工作的工程师的青睐。90%以上的公司采用verilogHDL进行IC设计，ASIC设计必须学习VerilogHDL,VerilogHDL在工业界通用些，VHDL在大学教学中使用较多VerilogHDL在系统级抽象方面比VHDL差一些，在门级开关电路描叙方面VerilogHDL比VHDL强很多VHDL比较严谨，VerilogHDL格式要求宽松些集成电路设计的层次：抽象层次时序单位基本单位电路的功能（行为）描述系统级System数据

3、处理进程及通信自然语言描述或相互通信的进程行为级（算法级）Algorithm运算步运算的控制行为有限状态机、数据流图、控制流图寄存器传输级（RTL）时钟周期寄存器、计数器、多路选择器、算术逻辑单元布尔方程、二元决策图、有限状态机逻辑门级Logic延时与门、或门、触发器、锁存器等原理图，VHDL门（电路）级Gate物理时间晶体管、R、L、C电压、电流之间的微分方程物理级（版图级）Layout几何图形几何图形（硅表面上的扩散区、多晶硅和金属等）隐含在器件的物理方程中综合（synthesis)将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。（是从外文翻过来的别扭

4、的句子）从算法表示转换到寄存器传输级，即行为综合从RTL级表示转换到逻辑门的表示，即逻辑综合从逻辑门表示转换为版图表示，即版图综合或结构综合功能仿真和时序仿真：1.功能仿真：是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。实用文档2.时序仿真：就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。CPLD还是FPGA？：CPLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20－30多个组合逻辑输入。而FPGA的一个LUT只能处理4输入的组合逻辑，

5、因此，CPLD适合用于设计译码等复杂组合逻辑。但FPGA的制造工艺确定了FPGA芯片中包含的LUT和触发器的数量非常多，往往都是几千上万，CPLD一般只能做到512个逻辑单元，而且如果用芯片价格除以逻辑单元数量，FPGA的平均逻辑单元成本大大低于CPLD。所以如果设计中使用到大量触发器，例如设计一个复杂的时序逻辑，那么使用FPGA就是一个很好选择。同时CPLD拥有上电即可工作的特性，而大部分FPGA需要一个加载过程，所以，如果系统要可编程逻辑器件上电就要工作，那么就应该选择CPLD。CPLD有被FPGA取代的可能.CPLD和FPGA的编程和配置：编程工艺有三种1.基于电可擦除存储单元的E

6、EPROM或FLASH技术：多数CPLD2.基于SRAM查找表的编程单元：多数FPGA3.基于反熔丝编程单元：比如Actel公司的FPGA编程方式有很多种–ISP:使用Jtag接口–PS（被动串行）–PP（被动并行）–AS（主动串行）–AP（主动并行）–JTAG第一个VHDLD的例子设计单元的基本构造：一个设计单元都是由实体说明和构造体两部分组成。实体的功能是对这个设计单元与外部电路进行接口描叙。实体是设计单元的表层，实体说明部分规定了设计单元的输入输出接口信号或引脚，它是设计单元对外的一个通信界面。结构体定义了设计单元的具体构造和操作（行为）。每个实体可以有多个结构体，不同的结构体对应

7、着实体不同的结构和算法实现方案，其间的各结构体的地位是相等的。端口说明－－PORTS：端口说明是基本设计实体（单元）与外部接口的描述，也可以说是对外部引脚信号的名称、数据类型和输入输出方向的描述。实用文档一般书写格式如下：PORT(端口名｛，端口名｝：方向数据类型;…端口名｛，端口名｝：方向数据类型;端口模式：数据类型：BIT：只能赋值为1或0•结构体的组成部分：对数据类型、常数、信号、子程序和元件等元素的说明部分•描叙设计单元逻辑