数字电子技术基础 第七章.ppt

《数字电子技术基础 第七章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、PanHongbingVLSIDesignInstituteofNanjingUniversity数字电子技术基础第七章半导体存储器7.1概述只读存储器（ReadOnlyMemory,简称ROM）掩模ROM可编程ROM（Programmableread-OnlyMemory,简称PROM）可擦除的可编程ROM（ErasableProgrammableRead-OnlyMemory,简称EPROM）随机存储器（RandomAccessMenory，简称RAM）静态存储器（StaticrandomAccessMemory,简称SRAM）动态存储器（DynamicRan

2、domAccessMemory,简称DRAM）7.2只读存储器（ROM）7.2.1掩模只读存储器存储的数据由制作过程中使用的掩模板决定（由用户要求专门设计）。数据在出厂时已“固化”在内。电路结构柏涵：存储矩阵、地址译码器和输出缓冲器三个部分。图7.2.1ROM的电路结构框图图7.2.2二极管ROM的电路结构图图7.2.3用MOS管构成的存储矩阵7.2.2可编程只读存储器（PROM）总体结构与掩模ROM一样。出厂都写1，一次性编程。图7.2.4熔丝型PROM的存储单元图7.2.5PROM管的结构原理图7.2.3可擦出的可编程只读存储器（EPROM）早期：紫外线擦除的可编

3、程ROM（Ultra—VioletErasableProgrammableread—OnlyMemory,简称UVE-PROM）然后：电信号可擦除的可编程ROM（ElectricallyErasableprogrammableRead—OnlyMemory，简称E2PROM）现在：新一代的电信号擦除的可编程ROM---快闪存储器（FlashMemory）一、EPROM(UVEPROM)图7.2.6SIMOS管的结构和符号图7.2.7使用SIMOS管的2561位EPROM二、E2PROM图7.2.8Flotox管的结构和符号图7.2.9E2PROM的存储单元图7.2.

4、10E2PROM存储单元的三种工作状态（a）读出状态（b）擦除（写1）状态（c）写入（写0）状态三、快闪存储器（FlashMemory）图7.2.11快闪存储器中的叠栅MOS管图7.2.12快闪存储器的存储单元7.3随机存储器（RAM）也称：随机读/写存储器。优点：读写方便，使用灵活。缺点：数据易失性分为：静态随机存储器SRAM动态随机存储器DRAM7.3.1静态随机存储器（SRAM）一、SRAM的结构和工作原理通常由存储矩阵、地址译码器和读/写控制电路（也称为输入输出电路）三部分组成。图7.3.1SRAM的结构框图图7.3.210244位RAM（2114）的结构框

5、图二、SRAM的静态存储单元静态存储单元是在SR锁存器的基础上附加门控管而构成的。图7.3.3六管NMOS静态存储单元图7.3.4六管CMOS静态存储单元双极型SRAM属于射极读/写存储单元、集电极读/写存储单元和集成注入逻辑存储单元三种类型。图7.3.5双极型RAM的静态存储单元7.3.2动态随机存储器（DRAM）一、DRAM的动态存储单元利用MOS管栅极电容（几pf）可以存储电荷的原理制成。需要定时刷新。是目前大容量RAM的主流产品。图7.3.6单管动态MOS存储单元二、灵敏恢复/读出放大器图7.3.7DRAM中的灵敏恢复/读出放大器图7.3.8灵敏恢复/读出放大

6、器的读出过程（a）读出0的情况（b）读出1的情况三、DRAM的总体结构图7.3.9DRAM的总体结构框图7.4存储器容量的扩展7.4.1位扩展方式图7.4.1RAM的位扩展接法7.4.2字扩展方式图7.4.2RAM的字扩展接法7.5用存储器实现组合逻辑函数将输入地址A1和A0视为两个输入逻辑变量，同时将输出数据D0、D1、D2和D3视为一组输出逻辑变量。则D0、D1、D2和D3就是一组A1和A0的组合逻辑函数。例：7.5.1用ROM设计一个八段字符显示的译码器，其真值表由P377-P378给出。图7.5.1例7.5.1的电路例7.5.2P379-P380图7.5.2

7、例7.5.2的ROM点阵图复习思考题R7.2.1既然快闪存储器能够擦除后改写(重新编程)，为什么还把它归类到只读存储器当中呢？R7.3.1静态随机存储器和动态随机存储器的根本区别是什么？它们各有何优、缺点？各适用于什么场合？R7.3.2RAM和ROM的主要区别是什么？它们各适用于哪些场合？R7.4.1在图7.4.2的例子中，可否改用A1A0译出Y’0~Y’3信号，而将A2~A9接到各片RAM的A0~A7输入端？复习思考题R7.5.1在用ROM产生一组多输出组合逻辑函数时，如果ROM的地址输入端数目大于输入逻辑变量数，ROM的数据输出端数目大于函数，则