计算机中常用组合逻辑电路.ppt

《计算机中常用组合逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机中常用组合逻辑电路一、二进制并行加法器二、数值比较器三、译码器和编码器四、多路选择器（数据分配器）1）半加器1、半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。一、二进制并行加法器2）全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为加法器。1）串行进位加法器2、二进制

2、并行加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。进位生成项进位传递条件进位表达式和表达式2）并行进位加法器（超前进位加法器）4位超前进位加法器递推公式超前进位发生器集成二进制4位超前进位加法器芯片集成四位二进制数并行加法器74283引脚图集成四位二进制数并行加法器74283逻辑符号加法器的级连3）加法器的应用举例1、8421BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器C0＝0时，B

3、0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B=A+B运算。二-十进制加法器修正条件加6调整100010100010100010100010100010001××××××××××××××××××××××××100010001××××××a0＞b0a0＜b0a0=b0a0=b0a0=b0××××a1＞b1a1＜b1a1=b1a1=b1a1=b1a1=b1a1=b1××a2＞b2a2＜b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2a3＞b3a3＜b3

4、a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3A＞BA＜BA=BAL＞BLAL＜BLAL=BLa0b0a1b1a2b2a3b3输出级联输入比较输入四位比较器74LS85功能表比较原理比较两个二进制数的大小要从最高位开始比较直至最低位。如对于A=A3A2A1A0和B=B3B2B1B0，若A3>B3，以下各位不必比较，就可判断A>B，反之，若A3

5、才能有A=B。二、数值比较器1、一位比较器两个一位二进制数Ai和Bi的比较有三种结果：Ai>Bi，AiBi)01010110110000100001由表可得出一位比较器的三个输出端的逻辑表达式分别为：(Ai=Bi)AiBi(AiBi)≥1&&&&11逻辑图：2、四位比较器中规模四位数值比较器CC14585(74LS85)的逻辑图和逻辑符号如下图所示。A3A2A1A0和B3B2B1

6、B0为比较输入；A>B、Ab、aBABFA

7、A1B1A0B0(a>b)(aB)(AB3A3B2A2B1A1B0A0

8、001100010100010100010100010100010001八位二进制数比较时，若高四位相等，就得看低四位比较结果。用两片74LS85比较八位数时，高四位的输出就是八位数比较结果的输出。低四位片输出接到高四位片的级联输入，从而高四位相等时，高四位的输出取决于级联输入—低四位的比较结果。四位比较器的级联A3A2A1A0B3B2B1B0A>BAba=ba