基本RS触发器(2).ppt

基本RS触发器(2).ppt

ID:48773652

大小:698.00 KB

页数:43页

时间:2020-01-23

基本RS触发器(2).ppt_第1页
基本RS触发器(2).ppt_第2页
基本RS触发器(2).ppt_第3页
基本RS触发器(2).ppt_第4页
基本RS触发器(2).ppt_第5页
资源描述:

《基本RS触发器(2).ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、(a)逻辑图;(b)逻辑符号;(c)逻辑符号图5.2.1基本RS触发器触发器有两个稳定状态。Qn为触发器的原状态(现态),即触发信号输入前的状态;Qn+1为触发器的新状态(次态),即触发信号输入后的状态。其功能可采用状态表、特征方程式、逻辑符号图以及状态转换图、波形图或称时序图来描述。二、功能分析1.状态表输入输出逻辑功能RSQnQn+1000×不定1×0100置0101001置1111100保持不变11表5.2状态表根据表5.2画出卡诺图如图5.2.2所示,化简得:2.特征方程式R+S=1(约束条件)图5.2.2卡诺图如

2、图5.2.3所示,画图时应根据功能表来确定各个时间段Q与Q的状态。图5.2.3波形图3、波形图1.电路组成一、同步RS触发器同步RS触发器的电路组成如图5.3.1所示。图中,RD、SD、是直接置0、置1端,用来设置触发器的初状态。2.功能分析同步RS触发器的逻辑电路图和逻辑符号如图5.3.1所示。§5.3同步触发器图5.3.1同步RS触发器 (a)逻辑电路;(b)逻辑符号代入基本RS触发器的特征方程得:Qn+1=S+QnR·S=0(约束条件)QRCP当CP=0,R′=S′=1时,Q与保持不变.当CP=1,R′=,S′=,S

3、CPRCPRSQn+1功能111100011011Qn10×保持置1置0不定同步RS触发器的CP脉冲、R、S均为高电平有效,触发器状态才能改变。与基本RS触发器相比,对触发器增加了时间控制,但其输出的不定状态直接影响触发器的工作质量。表5.3.1功能表主要特点波形图(1)时钟电平控制。在CP=1期间接收输入信号,CP=0时状态保持不变,与基本RS触发器相比,对触发器状态的转变增加了时间控制。(2)R、S之间有约束。不能允许出现R和S同时为1的情况,否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变二、同步J

4、K触发器图5.3.2同步JK触发器 (a)逻辑电路;(b)逻辑符号1、电路组成SD按图5.3.2(a)的逻辑电路,同步JK触发器的功能分析如下:当CP=0时,R=S=1,Qn+1=Qn触发器的状态保持不变。当CP=1时,将R=KCPQn=KQn,S=JCPQn=JQn代入Qn+1=S+RQn,可得:特性方程Qn+1=JQn+KQn2.功能分析表5.3.2状态表CPJKQn+1功能111100011011Qn01Qn保持置0置1翻转(计数)从表5.3.2中可知:(1)当J=0,K=1时,Qn+1=JQn+KQn,置“0”。(2)

5、当J=1,K=0时,Qn+1=JQn+KQn,置“1”。(3)当J=0,K=0时,Qn+1=Qn,保持不变。(4)当J=1,K=1时,Qn+1=Qn,翻转或称计数。所谓计数就是触发器状态翻转的次数与CP脉冲输入的个数相等,以翻转的次数记录CP的个数。波形图如图5.3.3所示。3、波形图图5.3.3.波形图三、同步D触发器(D锁存器)CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程,得同步D触发器的特性方程:状态图波形图在数字电路中,凡在CP时钟脉冲控制下,根据输入信号D情况的不同,具有置0、置1功能的电路,都称为D触

6、发器。四、同步触发器存在的问题空翻现象。空翻现象就是在CP=1期间,触发器的输出状态翻转两次或两次以上的现象。如图5.3.4所示,第一个CP=1期间Q状态变化的情况图5.3.4空翻波形图图5.4.1负边沿JK触发器 (a)逻辑电路;(b)逻辑符号一、TTL边沿JK触发器§5.4边沿触发器电路组成1(1)CP=0期间,与非门G3、G4输出结果Q4=Q3=1,此时触发器的输出Qn+1将保持状态不变。(2)CP=1期间,与或非门输出Qn+1保持状态不变(3)CP↓到来,CP=0,由于tpd1>tpd2,则与或非门中的A、D与门结果为0

7、,与或非门变为基本RS触发器Qn+1=S+RQn=JQn+KQn2.功能分析(4)CP↑到来,CP=1,则与或非门恢复正常,Qn+1=Qn,保持状态不变。由上述分析得出此触发器是在CP脉冲下降沿按Qn+1=JQn+KQn,特征方程式进行状态转换,故称此触发器,为负边沿触发器。其状态表、状态图与同步JK触发器相同,只是逻辑符号和时序图不同。3.集成边沿JK触发器74LS11274LS112为双下降沿JK触发器,其管脚排列图及符号图如图5.4.2所示。图5.4.274LS112管脚排列图 (a)管脚排列;(b)逻辑符号图5.4

8、.2维持阻塞D触发器的波形图二、维持阻塞D触发器状态图波形图在数字电路中,凡在CP时钟脉冲控制下,根据输入信号D情况的不同,具有置0、置1功能的电路,都称为D触发器。在数字电路中,凡在CP时钟脉冲控制下,根据输入信号T取

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。