数字集成电路第8章 芯片输入输出缓冲器的设计.ppt

《数字集成电路第8章 芯片输入输出缓冲器的设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第八章输入、输出缓冲器8.1输入缓冲器8.2输入保护电路8.3输出缓冲器8.4脱片输出驱动级8/7/202118/7/20212第一节输入缓冲器一、输入缓冲器有两方面作用：1.作为电平转换的接口电路；2.提高输入信号的驱动能力。有些外部输入信号，如时钟信号，需要驱动片内很多电路的输入，对这种大扇入情况需要经过输入缓冲器。二、在CMOSIC中一般可以用两级反相器作输入缓冲器，第一级反相器兼有电平转换的功能。考虑到整机的兼容性，要求CMOSIC能接受TTL电路的输出逻辑电平，标准的TTL电路的逻辑电平为：,

2、。考虑到最坏情况，要求CMOSIC能接受的输入电平范围是这样的电平如果直接送入逻辑电路的输入端，将使CMOS电路不能正常工作。8/7/20213第一节输入缓冲器要通过输入缓冲器转换成合格的CMOS逻辑电平，再送到其他电路的输入端。可以通过一个专门设计的CMOS反相器实现电平转换，它的逻辑阈值设计在输入高、低电平范围之间，即若，则要求输入级反相器的比例因子为由于，这就要求，也就是说输入级反相器中的NMOS管要取较大的宽长比，这将增加电路的面积。另外，当输入为或时，反相器处在转变区边缘，将引起附加的功耗。8

3、/7/20214第一节输入缓冲器为了降低输入级反相器的逻辑阈值，而又不使NMOS管宽长比很大，可以采用另一种输入缓冲器电路。在第一级反相器上面增加了一个二极管，用来降低加在反相器上的有效电源电压，从而降低反相器的逻辑阈值。另外增加一个反馈管Mf来改善第一级反相器输出高电平。当时，M2弱导通，使输出高电平降低。这个较差的高电平经过第二级反相器反相后，输出一个较差的低电平，只要这个低电平使Mf导通，靠Mf把第一级的输出电平拉到合格的高电平。第二级反相器的尺寸根据驱动能力的要求设计。8/7/20215第一节输

4、入缓冲器8/7/20216第一节输入缓冲器CMOS史密特触发器电路也是实现电平转换的接口电路，它是一种阈值转换电路，当输入信号从低电平向高电平变化时，必须大于阈值V+才能使输出电平下降；当输入信号从高电平向低电平变化时，必须小于阈值电压V-才能使输出电平上升。8/7/20217第一节输入缓冲器CMOS史密特触发器的正向阈值，或叫正向触发电平其中用史密特触发器作输入级，当接受TTL输入电平时，即使接近或大于NMOS管的阈值，只要，输出就是合格的CMOS高电平。从高电平向低电平变化时的反向阈值，即反向触发电

5、平8/7/20218第一节输入缓冲器用CMOS史密特触发器作输入缓冲级，可以提高输入噪声容限。对CMOS史密特触发器最大的输入高电平、低电平噪声容限为当采用对称设计时，CMOS史密特触发器有对称的正、反向触发电平，即使输入噪声容限比对称设计的CMOS反相器增大。8/7/20219第一节输入缓冲器8/7/202110第二节输入保护电路一、栅击穿问题MOS晶体管是绝缘栅场效应器件。当栅极加电压时会在栅氧化层中形成一定的电场，电压越高或者栅氧化层越薄，电场强度越大。当上氧化层上的电场超过一定的强度，会引起氧化

6、层击穿，造成MOS器件永久性破坏。引起氧化层本征击穿的电场在范围。若，允许的最大栅压为；若，则由于MOS晶体管的栅极，即集成电路的输入端，会受到外界的各种干扰而形成很高的栅压。由于MOS晶体管栅极和其他电极之间是绝缘的，外界引入的各种杂散电荷将在栅上积累，形成等效栅压，这种静电引起的等效栅压将会造成栅击穿。8/7/202111第二节输入保护电路一、栅击穿问题例如：一个作为输入端的MOS晶体管，若使等效栅压达到栅击穿电压50V，栅上需要积累的电荷为因此只要很少的电荷就可以引起栅击穿。人体所带的静电荷足以引

7、起上千伏的栅压，因此防止杂散的静电荷引起栅击穿是很重要的。8/7/202112第二节输入保护电路二、输入保护电路1、为了防止MOSIC中接到芯片输入端的MOS晶体管出现栅击穿，必须在MOSIC的输入端增加保护电路，用来为栅上积累的静电电荷提供放电通路，保护连接输入压点的MOS管的栅。最简单的保护电路是由一个二级管D和一个电阻R组成的。8/7/202113第二节输入保护电路二、输入保护电路当外界干扰或静电感应使输入端有很高的电压时，高电压可以使二极管击穿。只要设计二极管的击穿电压小于MOS晶体管的栅击穿电

8、压，首先使D击穿，产生的大电流在R上引起压将，从而使加在MOS晶体管栅极的电压降低，防止了栅击穿。电阻R还有限流的作用，防止二极管击穿引起过大的电流而被烧坏。由于干扰信号包括静电引起的输入端高电压都是瞬时的脉冲信号，只要电流不是非常大，二极管不会被烧坏，从而可以继续起保护作用。这种单二极管保护电路非常简单，占用面积也小，但是对于CMOSIC输入级的NMOS和PMOS两个晶体管的栅极不能都有很好的保护作用。8/7/202114第二节输入保护电