8-并行接口.ppt

《8-并行接口.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、1§8.22计算机系统的数据传送方式有两种：并行数据传送和串行数据传送。并行数据传送是微机系统最基本的信息交换方式，是以计算机的字长（如8位、16位、32位、64位）为单位，一次传送一个字长的数据。串行数据传送是通过一根数据线，将数据一位一位顺序送出。并行传送速率比串行传送快，适合于外设与微机之间近距离、大量和快速的信息交换，但引线多、且线间电容会引起串扰，不适合用于远距离传送。例如系统板上各部件（CPU与存储器、CPU与I/O接口）、I/O扩展板上各部件、CPU与并行打印机、CPU与磁盘之间的

2、数据交换都是采用并行数据传送方式。4并行接口电路能从微处理器或外设接收数据，然后再发送出去，因此在信息传送过程中，起着锁存或缓冲的作用。通常，并行接口应具有如下功能和硬件支持：具有锁存器或缓冲器的数据交换端口；每个端口都具有可与CPU用查询方式或中断方式交换数据所必须的控制和状态信息，有与外设交换数据所必须的控制和状态信息；还有片选和控制电路。5在并行接口中一般都需要在接口与外设之间设置一对握手信号。（除无条件传送）在并行接口中8位或16位数据线是同时动作的，即使只用到其中的1、2位也是一次传送

3、8位或16位；并行传送的数据不需要固定的格式（与串行传送不同），这就免去了因此而产生的编码/解码过程所谓“并行转送”，是指接口电路与I/O设备之间的数据传送，而不是指接口与CPU之间的传送（必然的是并行传送）常用的可编程并行接口芯片有Intel公司的8255A、Motorola公司的MC6820、Zilog公司的Z80PIO等等。7并行接口连接外设示意图：8是Intel86系列的8位并行接口芯片工作方式等设置具有可选择性；可以由用户在其应用程序中通过向其传送命令字的形式改变各种设置98255A的

4、外部引脚8255A芯片采用NMOS工艺制造，40个引脚的双列直插40条引脚可分为与CPU连接和与外设连接的引脚。108255A的引脚功能面向控制总线的信号线：RD：读信号，低电平有效，与CPU的控制线相连。当CPU执行IN指令时，该信号有效，CPU读取各端口的数据或状态。WR：写信号，低电平有效，与CPU的控制线相连。当CPU执行OUT指令是，该信号有效，CPU将数据或控制字写入8255A。RESET：复位信号，高电平有效。当RESET=1时，清除所有内部寄存器的内容，并将A、B、C口自动设为方

5、式0下的输入端口。Vcc、GND：电源和地线。11与外设相连的信号线PA7～PA0：端口A的输入/输出线，三态、双向，可直接与外设相连。PB7～PB0：端口B的输入/输出线，三态、双向，可直接与外设相连。PC7～PC0：端口C的输入/输出线，三态、双向，可直接与外设相连。8255A的引脚功能端口A和端口B一般只作为数据口使用端口C除了作为数据口之外还可以控制端口使用：例如：产生与外设之间的联络信号；作为状态口；按位控制等等128255A的引脚功能与CPU连接的信号线面向数据总线的信号线：面向地址

6、总线的信号线：D7～D0：双向、三态数据线，与CPU系统数据总线相连。CS：片选信号，低电平有效。CS=0时，表明8255A被选中。通常与地址译码电路输出端相连。A1、A0：端口地址选择信号，用来指明哪一个端口被选中。138255A有A、B、C三个数据端口和一个控制端口（用来接收CPU送来的控制字）。A1A0为00、01、10、11时，分别选中A口、B口、C口、控制端口。148255A的端口操作表CS、A1、A0、RD、WR的信号组合所实现的读/写操作如下：158255A的内部结构168255A

7、的内部结构由以下4部分组成：（1）数据总线缓冲器这是一个8位双向、三态缓冲器，可直接与CPU系统数据总线相连，是8255A与CPU之间传输数据的必经之路。所有输入/输出数据、CPU发出的控制命令字以及从外设读入的状态信息，都通过它传送。8255A的内部结构17（2）读/写控制逻辑与CPU的6根控制线相连，接收来自CPU的地址总线信号和控制总线信号，转变为各种命令送到A、B组控制逻辑电路进行相应的操作。CS、A1、A0用于芯片选择和端口寻址，RD、WR用来决定内部和外部数据总线信息传送的方向，RE

8、SET用来使8255A复位。8255A的内部结构18（3）数据端口A、B、C8255A有A，B，C三个输入/输出端口（简称A口，B口，C口），用来与外设相连，进行数据信息、状态信息的交换。每个端口均有8位，可为输入或输出端口。C口可以作为一个独立的I/O口，也可分为两个4位端口，作为数据输入/输出端口，或作为控制状态端口，配合端口A、B工作。8255A的内部结构19（4）A组和B组控制逻辑端口A和端口C的高4位（PC7～PC4）构成A组，由A组控制逻辑电路进行控制；端口B和端口C的低4位（PC3