简单并行接口电路.ppt

简单并行接口电路.ppt

ID:50115366

大小:3.96 MB

页数:90页

时间:2020-03-05

简单并行接口电路.ppt_第1页
简单并行接口电路.ppt_第2页
简单并行接口电路.ppt_第3页
简单并行接口电路.ppt_第4页
简单并行接口电路.ppt_第5页
资源描述:

《简单并行接口电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第14章并行通信及其接口电路本章主要内容1.简单并行接口电路;2.可编程并行接口电路8255A的结构及工作原理;3.8255A的应用。14.1概述在计算机和数据通信系统中,有两种基本的数据传送方式,即串行数据传送方式和并行数据传送方式,也称串行通信和并行通信。数据在单条一位宽的传输线上按时间先后一位一位地进行传送,称为串行传送;数据在多位宽的传输线上各位同时进行传送,称为并行传送。和串行传送相比,在同样的时钟速率下,并行传送的数据传输率较高。并行通信往往适用于信息传输率要求较高,而传输距离较短的场合。在本章,我们重

2、点介绍并行通信及其所要求的并行接口电路,研究它们的组成、功能及典型的并行接口芯片的工作原理及使用方法。首先介绍几种简单的(不可编程)并行输入输出接口电路,然后着重介绍可编程并行接口电路8255A及其典型应用。14.2简单的并行接口电路在输入输出接口电路中,经常要对所传送的信号进行缓冲、驱动和锁存。能实现这种功能的接口芯片通常是简单的数据锁存器、缓冲器以及双向总线收发器等。本节扼要介绍三种常用的简单并行输入输出接口芯片,它们是:锁存器74LS373;缓冲器74LS244;数据总线收发器74LS245。14.2.1锁存

3、器74LS37374LS373是一种8位D锁存器电路(D-Latch),具有三态控制输出,其逻辑电路及引脚图如图14.1所示。图中小括号内的数字编号为芯片的引脚号。图14.174LS373锁存器G(选通)DGQ(3)(8)(4)(13)(7)(17)(14)(2)(11)(6)(5)(12)(9)(19)(15)(16)3D4D5D6D7D8D(18)2D1D3Q4Q5Q6Q7Q8Q2QOE(1)(a)逻辑电路GOE3D4D5D6D7D8D2D1D3Q4Q5Q6Q7Q8Q2Q1Q(b)引脚图1Q由图14.1可见,该

4、电路由8个D锁存器构成(图中仅画一个,其余与此相同),有8个输入端1D~8D,8个输出端1Q~8Q,两个控制端:选通端G和输出允许端OE。当选通端G为高电平时,则D锁存器的输出跟随相应输入数据端的逻辑电平;当G变为低电平时,则D锁存器中的当前内容被锁存。只有当输出允许信号OE有效(为低电平)时,锁存器中的信息才出现在输出端1Q~8Q上;如果OE为高电平,则输出处于高阻态。74LS373的真值表如表14-1所示。该表中H为高电平,L为低电平,Q0为原状态,Z为高阻态,X表示任意值(为H或L均可)。表14.174LS3

5、73真值表选通G输出允许OE输入D输出QHLLLHLHHLLXQ0(原状态)XHXZ(高阻态)锁存器工作时间图锁存器的应用t0t1t2输入D选通输出QQ跟随D保持t2时D的锁存值D0D1Dn-1Qn-1Q1Q0选通n位数据总线从表14-1可以看到74LS373的功能为:当选通端G为高电平,同时输出允许端OE为低电平时,则输出Q=输入D(输出Q跟随输入D);当选通端G为低电平,而输出允许端OE也为低电平时,则输出Q=Q0(Q0为原状态,即选通端G由高电平变为低电平时输出端Q的状态);当输出允许端OE为高电平时,无论选

6、通端G为何值,输出端Q总为高阻态。74LS373是十分常用的锁存器电路,主要用来在总线传输电路中锁存地址信息或数据信息,并实现总线信号的缓冲与驱动。与74LS373锁存器功能类似的芯片还有Intel8282/8283等。14.2.2缓冲器74LS24474LS244是一种三态输出的8位缓冲器/驱动器电路,其逻辑电路图和引脚图如图14.2所示。图14.274LS244缓冲器(a)逻辑电路(18)(16)(14)(12)(9)(7)(5)(3)1Y31Y42Y12Y22Y32Y41Y21Y11A31A42A12A22A

7、32A41A21A1___2G___1G(2)(4)(6)(8)(11)(13)(15)(17)(1)(19)1G2G1A31A42A12A22A32A41A21A11Y31Y42Y12Y22Y32Y41Y21Y1(b)引脚图由图14.2可见,74LS244有8个输入端,分为两路——1A1~1A4和2A1~2A4;有8个输出端,也分为两路——1Y1~1Y4和2Y1~2Y4。两路数据传送分别由两个控制信号1G和2G控制:当1G有效(为低电平)时,1Y1~1Y4的电平与1A1~1A4的电平相同,即输出反映输入的逻辑电平

8、;同样,当2G有效时,2Y1~2Y4的电平与2A1~2A4的电平相同。而当1G(或2G)无效(为高电平)时,输出1A1~1A4(或2A1~2A4)为高阻态。74LS244缓冲器主要用于存储器地址驱动器、单向总线接收器和发送器等。例如,可将其8个输入端的某几位接地,其余接+5V,即可提供特定的8位二进制代码,如为某设备接口提供8位中断类型码。14.2.3数据总

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。