IC工艺技术6-外延.ppt

《IC工艺技术6-外延.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、集成电路工艺技术讲座第六讲外延工艺Epitaxy外延技术讲座提要外延工艺简述外延的某些关键工艺几种常见外延炉性能比较外延工艺及设备的展望一、外延工艺简述1.外延的含意Epi—taxy是由希腊词来的表示在上面排列upontoarrange。外延的含意是在衬底上长上一层有一定厚度一定电阻率及一定型号的单晶。外延是一种单晶生长技术但又不同于拉晶、也不同于一般的CVD。2.外延的优点减少串联电阻简化隔离技术消除CMOS的可控硅效应可以根据器件的要求,随心所欲地生长,各种不同型号，不同电阻率和厚度的外延层。CMOS电路的latch-up效应用重掺衬底加外延可以减小这效应RsRw3

2、.外延沉积的原理1)反应式SiHX1CLY+X2H2Si+YHCL2)主要外延生长源硅源生长速率µm/m生长温度允许含氧量sicl40.4-1.51150-12005-10ppmsihcl30.4-31100-12005-10ppmsih2cl20.4-21050-1150<5ppmsih40.1-0.3950-1050<2ppm（Y=X1+2X2）4.外延工艺过程装片赶气升温恒温(850ºC)烘烤6’升温(1200ºÇ)HCL腐蚀赶气外延沉积赶气并降温N2赶气(3’)取片5.HCL腐蚀的作用清洁表面减少缺陷减少前工艺所引入的损伤，降低和消除晶体缺陷HCL的腐蚀量约0.

3、2-0.4µ，我们选用腐蚀速率为0.06µ/m时间4’约去除0.24µ。6.外延掺杂掺杂源：N型：PH3/H2AS3/H2P型：B2H6/H2掺杂方式：source%=inject%diluent%=100%-inject%掺杂计算ρTest/ρTarget=DNTarget/DNTest实际的修正由于有自掺杂因此实际掺杂量还应减去自掺杂的量7.外延参数测定晶体缺陷：层错,位错,滑移线,点缺陷,颗粒,雾,小丘分析手段：显微镜、干涉相衬显微镜、uv灯、扫描电镜、表面沾污扫描仪1)外延表面缺陷的显示和测试缺陷的显示对于(111)取向：Sirtl：HF：5mCrO3=1:1对

4、于(100)取向：Wright：a.45gCrO3+90mlH2Ob.6gCU(NO3)+180mlH2Oc.90mlHNO3+180mlHAC+180mlHa:b:c=1:1:1染色腐蚀液：HF:HNO3:HAC=1:3:72)电阻率测试三探针:n/n+p/p+探针接触电阻大四探针:p/nn/p当在界面有低阻过渡区时测试不准SRP:n/n+p/p+n/pp/n要求知道衬底型号与取向，否则测试不准C-V:n/n+p/p+n/pp/n要求严格的表面清洁处理四探针srpSrp还可测浓度(或电阻率)与结深的关系，可看过渡区宽度，是一个很好的分析测试手段基区太深使击穿下降基区结

5、深合理击穿提高3)厚度测试磨角染色再用干涉显微镜测厚度层错法：对于(111)T=0.816L对于(100)T=0.707L红外测厚仪：范围0.25-200微米精度0.02微米滚槽法：T=(X-Y)/DYxDLL二、外延的一些关键工艺1.外延的图形漂移patternshift-对于(111)晶体在与110定位面垂直的方向发生图形漂移。-产生原因是外延的反应产物HCL，择优腐蚀埋层边缘，使埋层图形产生位移。-危害性：使光刻无法对准，从而影响电学特性。-关键：要知道漂移量，同时要控制各炉子相同。外延图形漂移的测定用滚槽法测shift由于漂移.使光刻套准差.造成电学性能变差案例

6、分析7800上下片因温度不均匀造成shift不同,引起电学参数不同。上片漂移小纠偏过头下片纠偏较正确2.图形畸变Distortion外延后图形增大或缩小,变模糊,甚之消失。图形边缘不再锐利。畸变原因：主要是HCL腐蚀硅片表面，在台阶处，由于取向不同使各方向腐蚀速率不同结果产生畸变。SHIFT对称变大非对称畸变对称变小图形消失外延后图形严重畸变对于(111)晶片,取向对畸变影响很大畸变小畸变严重轻微畸变使图形边缘模糊，使光刻困难轻微畸变水平方向变宽，光刻机不能识别硅源中氯原子的含量上对shift的影响温度对shift的影响生长速率对shift的影响减少畸变和漂移的方法选用

7、低氯的源。温度升高畸变减少降低外延压力(采用减压外延)降低生长速率(减少氯含量)对于(111)取向偏离3-4º(向最近的110方向)增加H2流量2.掺杂与自掺杂D总掺杂=D掺杂+D自掺杂当D自掺量<100Ωc