FPGA数字信号处理.ppt

《FPGA数字信号处理.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、FPGA应用基于FPGA的数字信号处理技术数字信号概述FPGA是数字信号处理(DSP)的核心解决方案之一模拟信号取值范围内可以取无限多个值时间上连续离散信号按一定时间间隔T抽样后的信号，幅度仍连续数字信号抽样：每隔一定时间间隔的信号样值序列代替时间上连续的信号量化：用有限个幅值近似连续变化的幅度值，把模拟信号的连续幅度变为有限数量的离散值编码：按规律把量化后的值用二进制数字标识，然后转换为数字信号流脉冲编码调制：对模拟信号经由抽样、量化、编码数字信号概述数字信号概述采样定理(奈奎斯特采样定理)：采样频率必须大于信号最高成分频率的2倍信道传输速率R：每秒传输信息量(bit/s)符号传输速

2、率M：每秒传输码元数目R=NlogM误码：由于信道不理想及噪声干扰，再生时出错；误码率离散傅立叶变换(DFT)建立以时间为自变量的信号与以频率为自变量的频谱函数之间的变换关系；时域和频域之间的一种变换或映射；有限长序列DFT:对长度为N的有限长序列x(n),等效于只在n=0到(N-1)个点上为非零值，其余都为0.可以看作：DFT应用功率谱P(k)：DFT变换和其共轭数乘积自相关函数：功率谱的逆离散傅立叶变换上述两者表达了信号的统计平均特性频域滤波低通、高通、带通、带阻离散傅立叶变换(DFT)实现FFT/IFFTIPCore流水线结构：允许连续处理数据基4BurstI/O结构：提供数据导

3、入/导出和处理两阶段，结构较小，但转换时间较长基2BurstI/O结构：使用最少的逻辑资源实现步骤页1：配置实现结构页2：配置数据位宽及数据操作页3：配置数据缓存空间离散傅立叶变换(DFT)离散傅立叶变换(DFT)离散傅立叶变换(DFT)XtremeDSP模块DSP48功能48位符号扩展加法器、减法器、累加器18×18乘法器，MAC、多路复用器计算器、除法器平方根函数桶式移位器结构每个DSP48Tile包含两个DSP48Slice支持级联有限脉冲响应(FIR)滤波器模拟滤波器：利用RLC器件和运算放大器实现拉普拉斯变换数学模拟，在时域或拉氏域内分析FIR滤波器：有限个采样值与脉冲响应的

4、卷积IIR滤波器：采样值与无限脉冲响应的无限数量次卷积有限脉冲响应(FIR)滤波器MACIPCore实现单乘法器MACFIR滤波器对称MACFIR滤波器MACFIRFilterIPCore实现半并行滤波器并行滤波器转置型滤波器FIRCompilerIPCore多通道FIR滤波器组单乘法器MACFIR滤波器4阶8bitFIR乘法器数据速率1Mb/s，系数[8’d87,8’d127,8’d157,8’d137]单乘法器MACFIR滤波器组成部件：双端口RAM：存储采样数据乘加器寄存器：输出功能步骤：数据写入数据读出到乘加器系数产生到乘加器乘加运算结果输出单乘法器MACFIR滤波器工作流程：

5、每节拍写一个数据到RAM中每节拍读一个数据到乘加器A端口，同时对应系数到乘加器B端口执行4次乘加运算后，产生一个FIR值产生FIR值的下一节拍清除乘加器累计值，开始新的一次FIR计算控制信号：cnt:状态节拍控制，ce,we,spra：dince,LOAD_IN:dtemp->A_IN,B_INdout1->doutdout<=0单乘法器MACFIR滤波器modulemac_fir_tap4(clk_4MHz,reset,ce,din,dout);inputclk_4MHz;inputreset;inputce;input[7:0]din;output[17:0]dout;reg[17

6、:0]dout;wire[17:0]dout1;wire[7:0]dtemp;reg[1:0]cnt=0;regwe;reg[3:0]spra=0;reg[7:0]A_IN=0;reg[7:0]B_IN=0;regLOAD_IN=0;always@(posedgeclk_4MHz)beginif(reset)begincnt<=0;we<=0;LOAD_IN<=0;dout<=0;endelsebeginspra<={1’b0,cnt}+3’b001;cnt<=cnt+1;if(cnt==2’b11)beginwe<=1;LOAD_IN<=0;endelsebeginwe<=0;LOA

7、D_IN<=1;单乘法器MACFIR滤波器endif(cnt==2’b01)dout<=dout1;elsedout<=dout;endendalways@(posedgeclk_4MHz)beginA_IN<=dtemp;case(cnt)2’b10:B_IN<=8’d87;2’b11:B_IN<=8’d127;2’b00:B_IN<=8’d157;2’b01:B_IN<=8’d137;endcaseendfir_dram_dram(.CLK