多功能数字钟设计

多功能数字钟设计

ID:47506480

大小:5.47 MB

页数:25页

时间:2020-01-12

多功能数字钟设计_第1页
多功能数字钟设计_第2页
多功能数字钟设计_第3页
多功能数字钟设计_第4页
多功能数字钟设计_第5页
资源描述:

《多功能数字钟设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA设计(二)——多功能数字钟设计姓名:学号:院系:电光学院指导老师:完成时间:201225目录摘要3一、实验设计内容及要求41、内容42、设计基本要求43、设计提高部分4二、设计方案5三、子模块电路设计61、分频模块6(1)2分频电路6(2)24分频电路7(3)48分频电路8(4)1000分频电路92、计时模块10(1)秒计时电路11(2)分计时电路13(3)时计时电路143、译码显示模块154控制模块17(1)清零电路18(2)保持电路1825(3)校分校时电路18四、提高部分设计191、整点报时电路192、星期显示电路21

2、五、调试以及编程下载21六、实验中遇到问题及解决方法22七、实验收获与体会23八、参考文献24摘要本实验借助于QuartusⅡ7.0软件设计一个多功能的数字时钟,具有24小时计时、保持、清零、校分校时等基本功能,并在此基础上添加了星期显示、校星期、整点报时、动态显示等附加功能。并利用QuartusⅡ进行相应的设计、仿真、调试,最后下载到SmartSOPC实验系统上验证设计的正确性。关键词:多功能数字时钟,QuartusⅡ,计时,星期显示,整点报时、动态显示、SmartSOPC。25ABSTRACTThisexperimentisto

3、designamultifunctionaldigitalclockwithquartusⅡ.Themultifunctionaldigitalclockhasvaritiesofthefunctionslike24-hourtimer,keeping,clearing,adjustingtime.Italsoincludesadditionalfunctionssuchasweekdisplay,chimeonintegralhour,dynamicdisplayandsoon.wedesignedandsimulatedwith

4、QuartusⅡandfinallydownloadedittotheexperimentplatformtotest.Keywords:multifunctionaldigitalclock,qQuartusⅡ,timer,week,chimeonintegralhour,dynamicdisplay,SmartSOPC.多功能数字钟设计一、实验设计内容及要求1、内容利用QuartusII软件设计一个数字钟,并下载到SmartSOPC实验系统中,可以完成00:00:00到23:59:59的计时功能,并在控制电路的作用下具有保持、清

5、零、快速校时、快速校分、整点报时等功能。252、设计基本要求1)能进行正常的时、分、秒计时功能,最大计时显示23小时59分59秒。2)分别由六个数码管显示时分秒的计时。3)K1是系统的使能开关,K1=0正常工作,K1=1时钟保持不变。4)K2是系统的清零开关,K2=0正常工作,K2=1时钟的分、秒全清零。5)在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关,K3=0正常工作K3=1时可以快速校分;K4是系统的校时开关,K4=0正常工作,K4=1时可以快速校时。3、设计提高部分1)时钟具有整点报时功能,当时钟计到

6、59’51”时开始报时,在59’51”,59’53”,59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz。2)星期显示:星期显示功能是在数字钟界面显示星期,到计时到24小时时,星期上显示的数据进一位。二、设计方案25数字钟的原理框图如图1所示,主要由计时电路,脉冲发生电路,较分电路,清零电路,译码显示电路和报时电路组成。计时电路在脉冲电路的作用下,产生24小时的计时,同时较分电路控制计时电路中的使能端进行较分,而清零电路则控制计时电路的清零端实现时钟的清零功能,最终将计时电路的输出数据输入到译码显示电

7、路实现时钟的显示。另外将计时电路的输出数据输入到报时电路中,完成报时功能。计时电路校分校时电路脉冲发生电路译码显示电路报时电路清零电路三、子模块电路设计1、分频模块500HZ2分频1HZ48MHZ1000分频48分频1000分频2HZ1kHZ1000分频24分频25(1)2分频电路2分频电路是通过将D触发器的端与D端接在一起就可以从Q端得到触发器信号的2分频信号,电路图如下:波形图如下:封装模块:(2)24分频电路2524分频器可由模为24的计数器构成,由最高位输出即可得输入信号的24分频信号。模24计数器由两片74160通过反馈置

8、数法构成。(图中sco和mco是计时模块小时计数调用模24所用。分频电路中直接置1)。电路图如下:波形图:封装模块:25(3)48分频电路48分频器可由模为48的计数器构成,由最高位输出即可得输入信号的48分频信号。模48计数器由两片

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。