多功能数字钟设计

《多功能数字钟设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、多功能数字钟设计报告多功能数字钟设计摘要：利用QuartusII软件采用模块化设计方法设计一个数字钟。采用VHDL语言设计。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试，加深对VHDL语言的理解，实现并充分领略硬件设计软件化的精髓。关键词：QuartusII;数字钟;模块化;VHDL;可编程;硬件Abstract:UsingtheQuartusIIsoftwaredesignadigitalbellwiththeblockingmethod.ThedesigntakesVHDL

2、language.Afteremluatinganddebugingsuccessfully,translateandeditthecode.Then,downloadtheresulttotheprogrammableSmartSOPCsystemandtestitinhardware.Realizingthesoulofdesigninghardwarebysoftware.Keywords:QuartusII;digitalbell;blockingmethod;VHDL;programmable;h

3、ardware34多功能数字钟设计报告目录一、设计内容简介………………………………………………………3二、设计要求……………………………………………………………3三、方案论证（整体电路设计原理）……………………………………4四、子模块设计原理4.0脉冲产生电路………………………………………………64.1计时电路……………………………………………………94.2显示电路……………………………………………………154.3保持电路，清零电路和校分校时电路原理…………………194.4整点报时电路……………………………

4、…………………194.5闹钟设定电路………………………………………………204.6音乐产生电路………………………………………………234.7闹钟报时电路……………………………………………294.8电路总图…………………………………………………29五、实验中遇到问题及解决方法………………………………………31六、结论…………………………………………………………………32七、实验心得……………………………………………………………32八、参考文献……………………………………………………………3434多功能数字钟设

5、计报告一、设计内容简介设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。设计的电路在具有基本功能的基础上，增加了下列功能：闹钟时间设置和闹钟音乐选择。二、设计要求基本要求1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；5、K3是系统的校分开关（K3=0

6、正常工作，K3=1时可以快速校分）；6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；提高部分要求1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”34多功能数字钟设计报告时报时频率为512Hz，59’59”时报时频率为1KHz）；2、闹表设定功能；3、自己添加其他功能；二、方案论证本实验在实现实验基本功能的基础上，加入了闹钟时间设置和闹钟音乐选择功能。实验基本功能方框图和加了提高部分的方框图如下图所示：34多功能数字钟设计报告脉冲发

7、生电路校分校时电路清零电路闹钟设定模块报时电路译码显示电路计时电路时钟电路中合适频率的脉冲是非常重要的，首先就要设计脉冲发生电路，使其能产生电路设计中需要的各种频率的脉冲，以此作为计时电路的时序基础。实验中使用的振荡频率源为48MHZ，通过VHDL语言获得所需的各种脉冲频率。计时电路中由于分位和秒位都是逢60进位，而时位是逢24进位，因此需设计模60计数器和模24的计数器。1HZ的脉冲作为时钟脉冲输入秒位的模60计数器中产生秒位；将秒位的进位作为时钟脉冲输入分位的模60计数器中产生分位；将分位的进位作为时钟

8、脉冲输入时位的模24计数器中产生时位。整个数字计时器的计数部分共包括六位：时十位、时个位、分十位、分个位、秒十位和秒个位。译码显示电路是通过模6计数器、数选器、译码器和7段显示管实现的。因为实验中只用一个译码显示单元，6个7段码，所以通过4个6选1的34多功能数字钟设计报告MUX和一个3-8译码器配合，根据计数器的信号进行数码管的动态显示。清零电路是通过在VHDL语言中加入有关计数器清零的开关语句来实现的。只需使