半导体集成电路复习题及答案

半导体集成电路复习题及答案

ID:47490255

大小:543.00 KB

页数:15页

时间:2020-01-12

半导体集成电路复习题及答案_第1页
半导体集成电路复习题及答案_第2页
半导体集成电路复习题及答案_第3页
半导体集成电路复习题及答案_第4页
半导体集成电路复习题及答案_第5页
资源描述:

《半导体集成电路复习题及答案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第8章动态逻辑电路填空题1、对于一般的动态逻辑电路,逻辑部分由输出低电平的网组成,输出信号与电源之间插入了栅控制极为时钟信号的,逻辑网与地之间插入了栅控制极为时钟信号的。 【答案:NMOS,PMOS, NOMS】2、对于一个级联的多米诺逻辑电路,在评估阶段:对PDN网只允许有跳变,对PUN网只允许有跳变,PDN与PDN相连或PUN与PUN相连时中间应接入。 【答案:】解答题1、从逻辑功能,电路规模,速度3方面分析下面2电路的相同点和不同点。从而说明CMOS动态组合逻辑电路的特点。 【答案:】 图A是CMOS静态逻辑电路。图B是CMOS动态逻辑电路。2电路完成的均是NAND的逻辑

2、功能。图B的逻辑部分电路使用了2个MOS管,图A使用了4个MOS管,由此可以看出动态组合逻辑电路的规模为静态电路的一半。图B的逻辑功能部分全部使用NMOS管,图A即使用NMOS也使用PMOS,由于NMOS的速度高于PMOS,说明动态组合逻辑电路的速度高于静态电路。2、分析下面的电路,指出它完成的逻辑功能,说明它和一般动态组合逻辑电路的不同,说明其特点。 【答案:】 该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比,它增加了一个MOS管Mkp,这个MOS管起到了电荷保持电路的作用,解决了一般动态组合逻辑电路存在的电荷泄漏的问题。3、分析下列电路的工作原理,画出输出端

3、OUT的波形。 【答案:】 答案:4、结合下面电路,说明动态组合逻辑电路的工作原理。 【答案:】 动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。当时钟信号为低电平时,PMOS导通,OUT被拉置高电平。此时电路处于预充电阶段。当时钟信号为低电平时,PMOS截至,电路与VDD的直接通路被切断。这时NOMS导通,当逻辑网处于特定逻辑时,电路输出OUT被接到地,输出低电平。否则,输出OUT仍保持原状态高电平不变。例如此电路,NMOS网构成逻辑网中A与C,或B与C同时导通时,可以构成输出OUT到地的通路,将输出置为低

4、电平。第7章传输门逻辑填空题1、写出传输门电路主要的三种类型和他们的缺点:(1),缺点:;(2),缺点:;(3),缺点:。 【答案:NMOS传输门,不能正确传输高电平,PMOS传输门,不能正确传输低电平,CMOS传输门,电路规模较大。】2、传输门逻辑电路的振幅会由于减小,信号的也较复杂,在多段接续时,一般要插入。 【答案:阈值损失,传输延迟,反相器。】3、一般的说,传输门逻辑电路适合逻辑的电路。比如常用的和。 【答案:异或,加法器,多路选择器】解答题1、分析下面传输门电路的逻辑功能,并说明方块标明的MOS管的作用。 【答案:】 根据真值表可知,电路实现的是OUT=AB的与门逻辑

5、,方块标明的MOS管起到了电荷保持电路的功能。2、根据下面的电路回答问题:分析电路,说明电路的B区域完成的是什么功能,设计该部分电路是为了解决NMOS传输门电路的什么问题? 【答案:】 当传输高电平时,节点n1电位升高,当电位大于反向器IV1的逻辑阈值时,反向器输出低电平,此低电平加在P1管上,P1管导通,n1的电位可以上升到VDD。当传输低电平时,节点n1电位较低,当电位小于反向器IV1的逻辑阈值时,反向器输出高电平,此高电平加在P1管上,P1管截止,n1的电位保持传输来的低电平。说明B部分电路具有电荷保持电路的功能。设计该部分电路是为了解决NMOS传输门电路由于阈值电压不能

6、正确传输高电平的问题。3、根据下面的电路回答问题。已知电路B点的输入电压为2.5V,C点的输入电压为0V。当A点的输入电压如图a时,画出X点和OUT点的波形,并以此说明NMOS和PMOS传输门的特点。 【答案:】  由此可以看出,NMOS传输门电路不能正确传输高电平,PMOS传输门电路不能正确传输低电平。4、写出逻辑表达式C=AB的真值表,并根据真值表画出基于传输门的电路原理图。 【答案:】 第6章CMOS静态逻辑门解答题1、画出F=A⊕B的CMOS组合逻辑门电路 【答案:】 2、用CMOS组合逻辑实现全加器电路 【答案:】 全加器的求和输出Sum和进位信号Carry表示为三个

7、输入信号A、B、C的函数:      Sum=A⊕B⊕C=Carry(A+B+C)+ABC      Carry=(A+B)C+AB3、画出F=的CMOS组合逻辑门电路,并计算该复合逻辑门的驱动能力 【答案:】 4、简述CMOS静态逻辑门功耗的构成 【答案:】 CMOS静态逻辑门的功耗包括静态功耗和动态功耗。静态功耗几乎为0。但对于深亚微米器件,存在泄漏电流引起的功耗,此泄漏电流包括栅极漏电流、亚阈值漏电流及漏极扩散结漏电流。动态功耗包括短路电流功耗,即切换电源时地线间的短路电流功耗和瞬态功

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。