计算机组成原理试题库(含答案)

《计算机组成原理试题库(含答案) 》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、......计算机组成原理试题一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。）1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。　　A．64K　　B．32KB　　C．32K　　D．16KB3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。　　　A.　21　B.　17　C.　19　D.204.指令系统中采用不同寻址方式的目的主要是(C　)。　　A.实现存储程序和

2、程序控制　　　　　　　　　　　B.可以直接访问外存　　C.缩短指令长度，扩大寻址空间，提高编程灵活性　D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中，操作数处在(　B)。　　A.通用寄存器　　　B.贮存单元　　　　　C.程序计数器　　　　　D.堆栈6.RISC是(　A　)的简称。　A.精简指令系统计算机　　　　　　　　　　　　B.大规模集成电路　C.复杂指令计算机　　　　　　　　　　　　　　D.超大规模集成电路7．CPU响应中断的时间是_C_____。A．中断源提出请求；　　B．取指周期结束；　C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系

3、统由____A__两级存储器组成。A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。.专业资料可编辑.......9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；C．阶码的位数和尾数的位数；　　　D．阶码的机器数形式和尾数的机器数形式。11．中断向量可提供___C___。A．被选中设备的

4、地址；B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。12．加法器采用先行进位的目的是____C__。A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。13．在独立请求方式下，若有N个设备，则____B__。A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。14．主存和CPU之间增加高速缓冲存储器的目的是___A___。A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量；C．既扩大主存容量，又提高了存取

5、速度；D．扩大辅存容量。15．在计数器定时查询方式下，若计数从0开始，则__A____。A．设备号小的优先级高；B．每个设备使用总线的机会相等；C．设备号大的优先级高。.专业资料可编辑.......16．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作　　B　。A．直接映象；B．全相联映象；C．组相联映象。17．直接寻址的无条件转移指令功能是将指令中的地址码送入A______。A．PC；B．地址寄存器；C．累加器；D．ACC。18．响应中断请求的条件是__B____。A．外设提出中断；B．外设工作完成和系统允许时；C．外设工作完成和中断标记

6、触发器为“1”时。D．CPU提出中断。19．主机与设备传送数据时，采用_A_____，主机与设备是串行工作的。A．程序查询方式；B．中断方式；C．DMA方式；D．通道。20．一个节拍信号的宽度是指__C____。A．指令周期；B．机器周期；C．时钟周期；D．存储周期。二、填空题（共20分，每空1分）1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主、周期挪用和DMA和CPU交替访问主存。2．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127(1-2－

7、23)，最小正数为2－129，最大负数为2－128(-2－1-2－23)，最小负数为-2127。3、虚拟存储器中常用的存储管理方式有____页式虚拟存储_____，_.专业资料可编辑.......段式虚拟存储_________，_段页式虚拟存储_________。4．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。则加法器流水线的时钟周期至少为90ns。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为280