计算机组成原理试题库(含答案)-

计算机组成原理试题库(含答案)-

ID:35958232

大小:947.13 KB

页数:109页

时间:2019-04-28

计算机组成原理试题库(含答案)-_第1页
计算机组成原理试题库(含答案)-_第2页
计算机组成原理试题库(含答案)-_第3页
计算机组成原理试题库(含答案)-_第4页
计算机组成原理试题库(含答案)-_第5页
资源描述:

《计算机组成原理试题库(含答案)-》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、计算机组成原理试题一、单项选择题(从下列各题四个备选答案中选出一个正确答案,并将其代号写在题干前面的括号内。)1.为了缩短指令中某个地址段的位数,有效的方法是采取(C)。A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是(A.64KB.32KBC.32KD.16KBC)。3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是(C)。A.21B.17C.19D.204.指令系统中采用不同寻址方式的目的主要是(C)。A.实现存储程序和程序控制C.缩短指令长度,扩大寻址空间,提高编程灵活

2、性B.可以直接访问外存D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中,操作数处在A.通用寄存器B.贮存单元(B)。C.程序计数器D.堆栈6.RISC是(A)的简称。A.精简指令系统计算机C.复杂指令计算机B.大规模集成电路D.超大规模集成电路7.CPU响应中断的时间是_C_____。A.中断源提出请求;B.取指周期结束;C.执行周期结束;D.间址周期结束。8.常用的虚拟存储器寻址系统由____A__两级存储器组成。A.主存-辅存;B.Cache-主存;C.Cache-辅存;D.主存—硬盘。9.DMA访问主存时,让CPU处于等待状态,等DMA的一批数据访

3、问结束后,CPU再恢复工作,这种情况称作__A____。A.停止CPU访问主存;B.周期挪用;C.DMA与CPU交替访问;D.DMA。10.浮点数的表示范围和精度取决于__C____。A.阶码的位数和尾数的机器数形式;B.阶码的机器数形式和尾数的位数;C.阶码的位数和尾数的位数;D.阶码的机器数形式和尾数的机器数形式。11.中断向量可提供___C___。A.被选中设备的地址;B.传送数据的起始地址;C.中断服务程序入口地址;D.主程序的断点地址。12.加法器采用先行进位的目的是____C__。A.优化加法器的结构;B.节省器材;C.加速传递进位信号;D.增强加法器结构。13.在独立请求方式下

4、,若有N个设备,则____B__。A.有一个总线请求信号和一个总线响应信号;B.有N个总线请求信号和N个总线响应信号;C.有一个总线请求信号和N个总线响应信号;D.有N个总线请求信号和一个总线响应信号。14.主存和CPU之间增加高速缓冲存储器的目的是___A___。A.解决CPU和主存之间的速度匹配问题;B.扩大主存容量;C.既扩大主存容量,又提高了存取速度;D.扩大辅存容量。15.在计数器定时查询方式下,若计数从0开始,则__A____。A.设备号小的优先级高;B.每个设备使用总线的机会相等;C.设备号大的优先级高。16.Cache的地址映象中,若主存中的任一块均可映射到Cache内的

5、任一块的位置上,称作B。A.直接映象;B.全相联映象;C.组相联映象。17.直接寻址的无条件转移指令功能是将指令中的地址码送入A______。A.PC;B.地址寄存器;C.累加器;D.ACC。18.响应中断请求的条件是__B____。A.外设提出中断;B.外设工作完成和系统允许时;C.外设工作完成和中断标记触发器为“1”时。D.CPU提出中断。19.主机与设备传送数据时,采用_A_____,主机与设备是串行工作的。A.程序查询方式;B.中断方式;C.DMA方式;D.通道。20.一个节拍信号的宽度是指__C____。A.指令周期;B.机器周期;C.时钟周期;D.存储周期。二、填空题(共2

6、0分,每空1分)1.在DMA方式中,CPU和DMA控制器通常采用三种方法来分时使用主存,它们是停止CPU访问主、周期挪用和DMA和CPU交替访问主存。2.设浮点数阶码为8位(含1位阶符),尾数为24位(含1位数符),则32位二进制补码浮点规格化数对应的十进制真值范围是:最大正数为-1272127(1-223-129-128-1-23。),最小正数为2,最大负数为2(-2-2),最小负数为-23、虚拟存储器中常用的存储管理方式有____页式虚拟存储_____,_段式虚拟存储_________,_段页式虚拟存储_________。4.在一个有四个过程段的浮点加法器流水线中,假设四个过程段的时间分别

7、是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。则加法器流水线的时钟周期至少为90ns。如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为280ns。5.系统总线按传输信息的不同分为地址总线、__数据____、___控制______三大类。6.半导体SRAM靠__触发器_存储信息,半导体DRAM靠_电容___存储信息。7.动态RAM的刷新方式通常有_______、_

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。