基于-Cadence平台三输入或非门的设计

基于-Cadence平台三输入或非门的设计

ID:47392673

大小:477.00 KB

页数:9页

时间:2019-07-10

基于-Cadence平台三输入或非门的设计_第1页
基于-Cadence平台三输入或非门的设计_第2页
基于-Cadence平台三输入或非门的设计_第3页
基于-Cadence平台三输入或非门的设计_第4页
基于-Cadence平台三输入或非门的设计_第5页
资源描述:

《基于-Cadence平台三输入或非门的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于Cadence平台三输入或非门的设计设计目的:1、熟悉candence软件,并掌握其各种工具的使用方法。2、用cadence设计一个三输入或非门,并画出仿真电路、版图、并验证其特性。一、设计背景1.cadence简介:Cadence公司的电子设计自动化(ElectronicDesignAutomation)产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制集成电路设计,IC物理验证,PCB设计和硬件仿真建模等。本次设计是基于cad

2、ence工具的三输入或非门的电路和版图设计。2.三输入或非门:a.逻辑表达式:b.逻辑符号:c.真值表:ABCY00011000010000101100101011100110二、三输入或非门电路设计和逻辑仿真进入红帽4系统,打开终端输入cdArtist446进入Artist446目录,输入icms&命令运行Cadence软件。在打开的CIW的窗口选择tools→LibraryManager建立一个新的库文件myLib,在创建一个新的cellview元件表格:LibraryNameCellNam

3、eProperties/CommentsanalogLibpmos4ForMo,M1,M2:ModelName=trpmos,l=6u,w=12uanalogLibnmos4ForM3,M4,M5:ModelName=trpmos,l=2u,w=6uanalogLibvpulseForV0:pulsewidth=4u,period=8uanalogLibvpulseForV1:pulsewidth=2u,period=4uanalogLibvpulseForV2:pulsewidth=1u,pe

4、riod=2u。analogLibvdcForV3:voltage=5VanalogLibresForRo:Resistance=1kanalogLibcapForC0:Capcitance=1panalogLibgndanalogLibvdd1、在schematic窗口中选择Tools→AnalogEvironment,打开模拟窗口1、setup→simulator/directory/host…,在弹出窗口中确认simulator项是spectre.单击ok。2、setup→ModelLib

5、rarysetup,做如下输入,然后add。3、选择Analyses→Choose,在坦诚的窗口中吧stoptime设为50u4、选择outputs→saveall.5、选择outputs→tobeplotted→selectonschematic,然后在schematic窗口中依次选择A、B、C、Y为输入和输出,选择之后按ESC。6、选择完毕后窗口如下图所示7、选择Simulation→Netlist→Create8、选择Simulation→Run三、版图设计:登录Linux系统,启动终端,

6、cdLayout进入版图目录,然后以layoutPlus&运行版图设计软件,进行版图设计。一、nmos版图设计设计规则(允许的最小尺寸)1.ndiffoverlapofcontact0.9u2.contactminimumwidth0.6u3.contactspacing0.6u4.contacttogatespacing0.6u5.polyextension0.6u6.metaloverlapofcontact0.4u[1]、在CIW窗口中,选择File→Open(若无nmosCell,则建立

7、New),打开nmos版图设计窗口,参数如下:LibraryNamedesignCellNamenmosViewNamelayoutOK[2]、画poly:在LSW窗口中选择polydg为当前层,Create→Path画出nmos的门极,按回车或双击鼠标完成绘制。[3]、画ndiff:在LSW中选择ndiffdg为当前层,Create→Rectangle画一矩形。Edit→Move移动ndiff层,把它放在合适的位置。[4]、画nmos器件源、漏极的外连接contact:metal1dg为当前层

8、,在源、漏极画尺寸为1.4um*2.6um的矩形;contactdg为当前层,在源、漏极各画两个尺寸为0.6um*0.6um的contact。[5]、选择Window→CreateRuler,并配合Stretch命令调整版图。[6]、Save存盘,关闭nmos版图窗口。二、pmos版图设计设计规则:1.nwelloverlapofpdiff0.4u2.pdiffoverlapofcontact0.9u3.contactminmumwidth0.6u4.contactspacing0.6u5.co

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。