FPGA设计与应用 串口通信实验

《FPGA设计与应用 串口通信实验》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、HarbinInstituteofTechnology实验报告课程名称：FPGA设计与应用实验题目：串口通信实验院系：电子与信息工程学院班级：1005104姓名：原亚欣学号：1100500235实验时间：2013年11月哈尔滨工业大学串口通信实验一、实验目的1、了解串口通信的基本原理；2、掌握锁相环的基本原理和使用方法；3、掌握起始位和停止位的含义及实现方法；4、掌握VHDL状态机的基本使用方法；5、掌握基本的接口设计和调试技巧；二、实验准备2.1串口通信原理串口通信指口按位发送和接收字节。通信使用3根线完成，分别是地线、发送、接收

2、。由于串口通信是异步的，端口能够在一根线上发送数据同时在另一根线上接收数据。其他线用于握手，但不是必须的。串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。对于两个进行通信的端口，这些参数必须匹配。波特率表示每秒传输的位数，接受发送双方必须匹配。不发送数据时，连线上为高电平。发送数据时，要首先发送一个起始位，为低电平，然后按照协议发送需要的数据，八位或者九位（带有校验位），然后发送一个停止位，为高电平。接收时，要首先确定起始位，然后按照协议接受八位或者九位数据。接受完成后继续判断起始位，开始下一个接受周期。2.2锁相环的基本原

3、理锁相环的框图如上所示，主要包括：相器、环路滤波器、压控振荡器、分频器构成。鉴相器用来鉴别输入信号与输出信号之间的相位差，并输出误差电压Ud。Ud中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率fo拉向环路输入信号频率fi，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。三、源代码及测试结果3.1串口发送程序及分析libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;U

4、SEIEEE.STD_LOGIC_UNSIGNED.ALL;entityyyx_shiyan2_txisPort(yyx_clkin:inSTD_LOGIC;yyx_txd:outSTD_LOGIC;yyx_datain:inSTD_LOGIC_VECTOR(3downto0));endyyx_shiyan2_tx;architectureBehavioralofyyx_shiyan2_txisTYPEuart_state_typeIS(state_idle,state_start,state_shift,state_stop);S

5、IGNALyyx_clk_buf:STD_LOGIC:='0';SIGNALyyx_cnt:STD_LOGIC_VECTOR(26DOWNTO0);SIGNALstate:uart_state_type:=state_idle;SIGNALyyx_data_tx:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALyyx_stop_cnt:std_logic_vector(7downto0);beginPROCESS(yyx_clkin)BEGINIFyyx_clkin'eventandyyx_clkin='1'THE

6、NIFyyx_cnt<217THENyyx_cnt<=yyx_cnt+1;yyx_clk_buf<='0';ELSIFyyx_cnt<434THENyyx_cnt<=yyx_cnt+1;yyx_clk_buf<='1';elseyyx_cnt<=(OTHERS=>'0');yyx_clk_buf<='0';ENDIF;endif;ENDPROCESS;PROCESS(yyx_clk_buf)VARIABLEnumber:INTEGERRANGE7DOWNTO0;BEGINIFrising_edge(yyx_clk_buf)THENC

7、ASEstateISWHENstate_idle=>yyx_txd<='1';yyx_data_tx(7DOWNTO4)<=yyx_datain;yyx_data_tx(3DOWNTO0)<=NOTyyx_datain;state<=state_start;WHENstate_start=>yyx_txd<='0';number:=0;state<=state_shift;WHENstate_shift=>yyx_txd<=yyx_data_tx(number);IFnumber<7THENnumber:=number+1;stat

8、e<=state_shift;ELSEyyx_stop_cnt<=X"00";state<=state_stop;ENDIF;WHENstate_stop=>yyx_txd<='1';IFyyx_stop_cnt>=X"AA"THEN