基于FPGA的串口通信设计

《基于FPGA的串口通信设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、.基于FPGA的UART设计与实现0引言通用异步收发器(UniversalAsynchronousReceiver／Transmitter，UART)可以和各种标准串行接口，如RS232和RS485等进行全双工异步通信，具有传输距离远、成本低、可靠性高等优点。一般UART由专用芯片如8250，16450来实现，但专用芯片引脚都较多，内含许多辅助功能，在实际使用时往往只需要用到UART的基本功能，使用专用芯片会造成资源浪费和成本提高。一般而言UART和外界通信只需要两条信号线RXD和TXD，其中RXD是UART的接收端，TXD是UART的发送端，接收与发送是全双

2、工形式。由于可编程逻辑器件技术的快速发展，FPGA的功能日益强大，其开发周期短、可重复编程的优点也越来越明显，在FPGA芯片上集成UART功能模块并和其他模块组合可以很方便地实现一个能与其他设备进行串行通信的片上系统。FPGA(FieldProgrammableGateArray)现场可编程门阵列在数字电路的设计中已经被广泛使用。这种设计方式可以将以前需要多块集成芯片的电路设计到一块大模块可编程逻辑器件中，大大减少了电路板的尺寸，增强了系统的可靠性和设计的灵活性。1UART功能设计1.1UART的工作原理异步通信时，UART发送／接收数据的传输格式表1所示，一

3、个字符单位由开始位、数据位、停止位组成。..表1UART发送／接收数据的传输格式STARTD0D1D2D3D4D5D6D7PSTOP起始位数据位较验位停止位异步通信的一帧传输经历以下步骤：(1)无传输。发送方连续发送信号，处于信息“1”状态。(2)起始传输。发送方在任何时刻将传号变成空号，即“1”跳变到“O”，并持续1位时间表明发送方开始传输数据。而同时，接收方收到空号后，开始与发送方同步，并期望收到随后的数据。(3)奇偶传输。数据传输之后是可供选择的奇偶位发送或接收。(4)停止传输。最后是发送或接收的停止位，其状态恒为“1”。发送或接收一个完整的字节信息，首

4、先是一个作为起始位的逻辑“0”位，接着是8个数据位，然后是停止位逻辑“1”位，数据线空闲时为高或“1”状态。起始位和停止位的作用是使接收器能把局部时钟与每个新开始接收的字符再同步。异步通信没有可参照的时钟信号，发送器可以随时发送数据，任何时刻串行数据到来时，接收器必须准确地发现起始位下降沿的出现时间，从而正确采样数据。设计时可参考由专用芯片实现的UART的功能并进行一定精简，如可以用FPGA的片内RAM替代UART的FIFO，不用单独在UART模块中实现。设计的基本原则是保留最主要的功能，基于FPGA的UART系统波特率时钟发生器、接收器和发送器3个子模块组成

5、，如图1所示。..图1基于FPGA的UART组成模块1.1接收器设计接收器的工作过程如下，如图2所示，在接收数据寄存器被读出一帧数据或系统开始工作以后，接收进程被启动。接收进程启动之后，检测起始位，检测到有效起始位后，以约定波特率的时钟开始接收数据，根据数据位数的约定，计数器统计接收位数。一帧数据接收完毕之后，如果使用了奇偶校验，则检测校验位，如无误则接收停止位。停止位接收完毕后，将接收数据转存到数据寄存器中。图2数据接收图为确保接收器可靠工作，在接收端开始接收数据位之前，处于搜索状态，这时接收端以16倍波特率的速率读取线路状态，检测线路上出现低电平的时刻。因

6、为异步传输的特点是以起始位为基准同步的。然而，通信线上的噪音也极有可能使传号“1”跳变到空号“0”。所以接收器以16倍的波特率对这种跳变进行..检测，直至在连续8个接收时钟以后采样值仍然是低电平，才认为是一个真正的起始位，而不是噪音引起的，其中若有一次采样得到的为高电平则认为起始信号无效，返回初始状态重新等待起始信号的到来。找到起始位以后，就开始接收数据，最可靠的接收应该是接收时钟的出现时刻正好对着数据位的中央。由于在起始位检测时，已使时钟对准了位中央，用16倍波特率的时钟作为接收时钟，就是为了确保在位宽的中心时间对接收的位序列进行可靠采样，当采样计数器计数结

7、束后所有数据位都已经输入完成。最后对停止位的高电平进行检测，若正确检测到高电平，说明本帧的各位正确接收完毕，将数据转存到数据寄存器中，否则出错。采用有限状态机模型可以更清晰明确地描述接收器的功能，便于代码实现。接收器的状态转换图如图3所示，为突出主要过程，图中省略了奇偶校验的情况。接收器状态机由5个工作状态组成，分别是空闲状态、起始位确认、采样数据位、停止位确认和数据正确，触发状态转换的事件和在各个状态执行的动作见图中的文字说明。图3接收器状态转换图根据状态图其主要的程序如下所示：..elseif(RX_En_Sig)case(i)4'd0:if(H2L_Si

8、g)begini<=i+1'b1;is