毕业设计-四路智力竞赛抢答器地设计

《毕业设计-四路智力竞赛抢答器地设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实用文档摘要本文设计可供四人抢答的抢答器电路并对其进行仿真。首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。然后用Multisim9对电路进行仿真和整体的性能指标测试。经过测验，得到了比较符合要求的仿真结果。关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路

2、文案大全实用文档目录摘要I目录II绪论1第1章方案与论证21.1设计要求21.2方案论证2第2章单元电路设计42.1抢答器按键保持与封锁电路42.1.174LS74D触发器42.2选手号码显示电路62.2.174LS148优先编码器62.2.274LS248七段译码器82.3脉冲发生器电路102.3.1555定时器102.48421BCD码递减计数器电路122.4.1十进制可逆计数器74LS192122.5抢答及限时鸣响电路142.5.174LS04非门142.5.274LS02与非门15总结17参考文献18附

3、录Ⅰ总电路图19附录Ⅱ元器件清单20文案大全实用文档绪论关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非常广泛。在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计

4、就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。文案大全实用文档第1章方案与论证1.1设计要求（1）设置一个系统清除和抢答控制开关S，该开关由主持人控制；（2）抢答器具有锁存与显示功能；（3）抢答器具有定时抢答功能，定时时间为60秒，当主持人启动"开始"键后，定时器进行减计时；（4）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。1.2方案论证方案一：

5、用CD4511、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器构成抢答电路。本电路的控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经40688输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功能。计数器利用两个CD40110和CD4011组合成60秒的加法计数器。此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便。方案二：抢答电路由四个D触发器74LS74N，或非门4002BT，开关

6、若干，优先编码器74LS148及七段显示器等组成。本电路的控制方法是利用开关进行高低电位的输入，当四个开关有一个有优先按下时，D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。倒计时电路由74LS192,七段显示器，及555定时电路组成。此电路的设计虽然较复杂，但是能很好实现所要求的功能。通过比较二个方案的特点，本电路采用方案二！智力竞赛抢答器的设计方框图如图1.2所示。包括抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助

7、时序控制电路）等六个部分组成。计时电路递减计时，每隔1秒钟，计时器减1。其中抢答器，计数器和控制电路是系统的主要部分。抢答器电路完成抢答功能，计数器完成60秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报灯点亮。文案大全实用文档抢答电路显示电路倒计时电路CP报警电路总控制电路显示电路发光二极管图1.2智力竞赛抢答器电路原理框图设计思路：利用D触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先

8、编码器和显示译码器把优先抢答的选手号码显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。文案大全实用文档第2章单元电路设计2.1抢答器按键保持与封锁电路2.1.174LS74D触发器74ls74双上升沿D触发器（有预置、清除端），1CP、2CP时钟输入端，1D、2D数据输入端，1Q、2Q、1、2输出端，CLR1、CLR2直接复位端（低电平有