毕业设计(论文)-声光显示智力竞赛抢答器设计

毕业设计(论文)-声光显示智力竞赛抢答器设计

ID:35587518

大小:945.50 KB

页数:17页

时间:2019-03-30

毕业设计(论文)-声光显示智力竞赛抢答器设计_第1页
毕业设计(论文)-声光显示智力竞赛抢答器设计_第2页
毕业设计(论文)-声光显示智力竞赛抢答器设计_第3页
毕业设计(论文)-声光显示智力竞赛抢答器设计_第4页
毕业设计(论文)-声光显示智力竞赛抢答器设计_第5页
资源描述:

《毕业设计(论文)-声光显示智力竞赛抢答器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、毕业设计声光显示智力竞赛抢答器摘要能够实现抢答器功能的方式有多种,可以采用前期的模拟电路、数字电路或模拟与数字电路相结合的方式。近年来随着科技的飞速发展,单片机的应用正在不断深入,同时带动传统控制检测日新月异更新。介绍一种利用微电脑芯片作为核心部件进行逻辑控制及信号产生的单片机技术和C语言编程设计的9路多功能智力竞赛抢答器。关键词PLC;单片机;抢答器;设计-17-毕业设计声光显示智力竞赛抢答器目录目录-5-设计题目及要求-6-声光显示智力竞赛抢答器的设计方案-6-一、声光智力竞赛抢答器的硬件设计-7

2、-1.89c51介绍-8-1)管脚说明-9-2)芯片擦除-11-3)结构特点-11-2.键盘部分-11-3.单片机部分-12-1)锁存显示部分-13-2)整体电路的原理分析-14-二、软件设计-15-1.单片机内部程序信号流程-15-结语-17-致谢-18-参考文献-19--17-毕业设计声光显示智力竞赛抢答器设计题目及要求设计题目:声光显示智力竞赛抢答器的设计设计要求:⒈画出整机电路方框图⒉抢答部分电路⒊计时电路⒋译码显示电路⒌电路原理图声光显示智力竞赛抢答器的设计方案方案一、定时抢答器的总体框图如

3、图1-1所示,它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能,即开始抢答后,当选手按动抢答按钮时,能显示选手的编号,同时能封锁输入电路,禁止其他选手抢答。扩展电路完成定时抢答功能。抢答按钮优先编码电路锁存器译码电路显示电路主持人控制开关控制电路报警电路秒脉冲产生电路定时电路译码电路显示电路主体电路扩展电路图1-1 抢答器的组成框图-17-毕业设计声光显示智力竞赛抢答器图1-1所示定时抢答器的工作过程是:接通电源时,节目主持人将开关置于“清除”位置,抢答器处于禁止工作状态,编号显示器灭灯,

4、定时显示器上显示设定的时间,当节目主持人宣布抢答题目后,说一声“抢答开始”,同时将控制开关拨到“开始”位置,扬声器给出声响提示,抢答器处于工作状态,定时器倒计时。当定时时间到,却没有选手抢答时,系统报警,并封锁输入电路,禁止选手超时后抢答。当选手在定时时间内按动抢答按钮时,抢答器要完成以下四项工作:(1)优先编码电路立即分辨出抢答者的编号,并由锁存器进行锁存,然后由译码显示电路显示编号;(2)扬声器发出短暂声响,提醒节目主持人注意;(3)控制电路要对输入编码电路进行封锁,避免其他选手再次进行抢答;(4

5、)控制电路要使定时器停止工作,时间显示器上显示剩余的抢答时间,并保持到主持人将系统清零为止。当选手将问题回答完毕时,主持人操作控制开关,使系统恢复到禁止工作状态,以便进行下一轮抢答。方案二、以单片机AT89C51为主芯片,制作多功能智力竞赛抢答器,配备外围其他芯片电路部分维持,从而形成可控制的抢答器。根据以上分析,方案一的缺陷是不能够精确的判断抢答者的对象,并且在一些场合扬声器容易坏掉,可能好多的时候不能发声,为了更好的精确比赛规则等条件,所以将选用方案二完成本次设计。一、声光智力竞赛抢答器的硬件设计

6、以单片机AT89C51制作的多功能智力竞赛抢答器,可以完成9位选手抢答,具体电路框图如图1所示-17-毕业设计声光显示智力竞赛抢答器图1 多功能竞赛抢答器电路框图1.89c51介绍89C51芯片引脚图89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—FalshProgrammableandErasableReadOnlyMemory)的低电压,高性能CMOS8位微处理器,俗称单片机。89C-17-毕业设计声光显示智力竞赛抢答器51是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单

7、片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的89C51是一种高效微控制器,89C2051是它的一种精简版本。89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。1)管脚说明VCC:供电电压。GND:接地。P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0

8、能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。P2口:P2口为一个内部上拉电阻的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。