第五章 同步时序逻辑电路的习题 数字逻辑

第五章 同步时序逻辑电路的习题 数字逻辑

ID:47025455

大小:542.01 KB

页数:18页

时间:2019-06-28

第五章 同步时序逻辑电路的习题 数字逻辑_第1页
第五章 同步时序逻辑电路的习题 数字逻辑_第2页
第五章 同步时序逻辑电路的习题 数字逻辑_第3页
第五章 同步时序逻辑电路的习题 数字逻辑_第4页
第五章 同步时序逻辑电路的习题 数字逻辑_第5页
资源描述:

《第五章 同步时序逻辑电路的习题 数字逻辑》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第五章同步时序逻辑电路的习题一、基本知识点1、时序逻辑电路的一般结构输X1Z1输入X2Z2出组合信┇┇信号XnZm号逻辑电路ys┅y1Y1┅Yr存储电路特点:a、有存储电路(记忆元件);有组合电路(特殊时可没有)b、包含反馈电路,电路功能与“时序”相关c、输出不仅与输入(X)有关,而且与存储状态(Y)有关分类:(1)Mealy型Z=F(X,Q)输出是电路的输入和现态的函数(注意输出与输入有直接关系)过去输入现态}输出现在输入(2)Moore型Z=F(Q)输出仅仅是电路现态的函数(注意输出与输入没有直接关系)所有输入现态输出同步时

2、序逻辑电路:各触发器共用同一时钟信号,即电路中各触发器状态的转换时刻在统一时钟信号控制下同步发生。异步时序逻辑电路:电路没有统一的时钟信号对状态变化进行同步控制,输入信号的变化将直接引起电路状态的变化。//本课程将较少讨论异步时序逻辑电路2、同步时序逻辑电路的描述注意:任一个同步时序逻辑电路的结构和功能可用3组函数表达式完整地描述。(1)激励函数表达式:存储电路输入Y与电路输入X和现态Q之间的关系Y=F(X,Q)//现态Q就是上图存储电路原始的输出yk(2)次态函数表达式:电路的次态Qn+1与激励函数Y和现态Q之间关系Qn+1=

3、F(Y,Q)//次态Qn+1就是上图存储电路再次触发后的输出yn+1k(3)输出函数表达式:电路的输出Z和输入X和当前现态Q的关系Mealy型Z=F(X,Q)Moore型Z=F(Q)状态表的格式Mealy型Moore型次态/输出次态现态现态输出输入X输入Xyyn+1/Zyyn+1Z状态图的画法Mealy型x/Zyyn+1Moore型xyn+1yn+1/ZZ3、同步时序逻辑电路分析(1)表格法的分析步骤a、根据电路写出输出表达式和激励函数表达式b、列出各自的激励矩阵,确定电路相应的次态c、作出给定电路的状态表和状态图d、拟定一个典

4、型输入序列,画出时间图,描述此电路的功能(2)代数法的分析步骤a、根据电路写出输出表达式和激励函数表达式b、把激励函数代入次态方程,导出次态方程组c、根据此方程组,作出状态表和状态图d、拟定一个典型输入序列,画出时间图,描述此电路的功能注意:上述两种分析方法的b、c两步骤不同4、同步时序逻辑电路设计步骤:(1)形成原始的状态图和状态表(2)对原始的状态进行化简,变成最简状态,降低电路复杂度和成本(3)把状态与二进制代码相对应,即决定触发器的个数(4)确定激励函数(对应触发器的种类)和输出函数(对应逻辑电路的种类),并画出逻辑电路

5、图5、常用的时序电路(1)计数器周期性的状态循环按进制可分为:二进制计数器、BCD码计数器、任意进制计数器(楼两种存在无效状态)按时钟输入方式:同步计数器、异步计数器按趋势可分为:加“1”计数器、减“1”计数器*同步二进制计数器(3位数值,即3个触发器)用3个JK触发器实现,电路图如下所示(输入端悬空为信号“1”)Q2Q1Q0••IKIJIKIJIKIJ••Cp•••&•驱动方程J0=K0=1(Q0触发器的输入控制)J1=K1=Q0(Q1触发器的输入控制)J2=K2=Q0Q1(Q2触发器的输入控制)输出方程Z=(Q2Q1Q0)三

6、个触发器的输出端原相直接输出输出波形如下所示CpQ0Q1Q2000001010011100101110111说明:Q0触发器按时钟Cp触发,每一个时钟Q0触发器翻转一次Q1触发器接收Q0触发器的原相输出,当Q0原相输出为1后才翻转一次Q2触发器接收Q0和Q1原相输出相与之后的结果,只有前两者输出均为1后才翻转一次*异步二进制计数器也用3个JK触发器实现,CR为清零端,电路图如下所示(3个JK触发器的输入端均悬空)Q2Q1Q0••IKIJIKIJIKIJCp•••CR••悬空驱动方程同上(略)输出波形如下所示(对比同步计数器,看看

7、异同)CpQ0Q1Q2111110101100011010001注意:如反向输出则为加“1”计数(1)寄存器多个触发器的并行操作,可以暂存数据信息*数据寄存器(4位数值,即4个触发器)用D触发器来实现,电路图如下所示Q3Q2Q1Q0IDIDIDID•••Cp数据输入端(存储4位数据)*移位寄存器(输入可并行亦可串行,输出可并行亦可串行)各位之间存在传递关系Q3Q2Q1Q0•••IDIDIDID••••••Cp数据输入端(存储4位数据)*移位寄存器(各位之间存在传递关系,且首位和末位也存在传递关系)Q3Q2Q1Q0••••IDID

8、IDID•••••••Cp数据输入端(存储4位数据)注意:前面示意的均为左移位,如右移位,传递关系相反二、相关习题**填空题1、时序逻辑电路按其状态改变是否受统一定时信号控制,可分为()和()两种类型。2、一个同步时序逻辑电路可用()、()和()3组函数表达式描

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。