2010EDA-b期末卷

《2010EDA-b期末卷》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、-------------------------装----------------------订------------------------线------------------------------------------------------------------------------------------南京师范大学2010-2011学年第1学期电气与自动化工程学院电气工程及其自动化专业《EDA技术》课程期末试卷（B）学院：专业：班级：学号：姓名：任课教师：周百新题号一二三总分得

2、分得分一、简答题（每小题10分，共40分）得分1.EDA和FPGA的中文含义分别是什么？QuartusⅡEDA开发软件是哪个公司的？得分2.说明下列各语句的功能：B<=x1+1；a(3downto0)<=y(4downto1)；P：＝S2；D(1TO4):<="1011"；F<=notAandBorC；得分3.画出与下面实体描述对应的原理图符号：ENTITYt1_3ISPORT(s：INSTD_LOGIC;A：inbit;y：OUTSTD_LOGIC_VECTOR(2DOWNTO0);u：OUTSTD

3、_LOGIC);ENDt1_3;《EDA技术》课程试卷第4页（共4页）得分4.写出与下面原理图符号对应的VHDL语言描述的实体程序，其中输入CLK和CR、D[3..0]均为标准逻辑类型，输出Y[3..0]为整型、Z为布尔型。JUQY[3..0]D[7..0]CRCLKZ得分二.分析题(每小题10分,共40分)1.如图所示为某电路的功能仿真波形,试说明各端口的方向（输入、输出）及功能。得分2.在图中合适的位置打点，实现函数:得分《EDA技术》课程试卷第4页（共4页）得分3．分析下面VHDL程序结构体的功

4、能，列出真值表。architecturebehaviouraloft2_3issignals:std_logic_vector(1downto0);begins<=s1&s0;process(s,a,b,c,d)begincasesiswhen"00"=>y<=a;when"01"=>y<=b;when"10"=>y<=c;when"11"=>y<=d;whenothers=>null;endcase;endprocess;endbehavioural;4.下述VHDL语言程序中描述的D触发器具有异步

5、复位和置位功能，试将其改为同步复位、异步置位(只写出修改部分)。得分LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；ENTITYASYNDCFQISPORT(CLK，D，SET，RESET：INSTD_LOGIC；Q：OUTSTD_LOGIC)；ENDENTITYASYNDCFQ；ARCHITECTUREARTOFASYNDCFQISBEGINPROCESS(CLK，SET，RESET)ISBEGINIF(SET=‘0’)THENQ<='1'；ELSIF(RESET='0

6、')THENQ<='0'；ELSIF(CLK'EVENTANDCLK=‘1’)THENQ<=D；ENDIF；ENDPROCESS；ENDARCHITECTUREART；得分《EDA技术》课程试卷第4页（共4页）得分三.设计题(每小题10分,共20分)得分1.逻辑电路如图3-1所示,试用VHDL语言设计该电路，方法不限。&&=1abcdy图3-1ENTITYt3-1ISPORT(a,b,c,d:INBIT；y:OUTBIT)；ENDt3-1；ARCHITECTUREbehavOFt3_1IS2.试完成下

7、述VHDL语言程序，使之成为一个8位二进制减法计数器。得分LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；USEIEEE.STD_LOGIC_UNSIGNED.ALL；ENTITYCOUNT8ISPORT(CP：INSTD_LOGIC；BO：OUTSTD_LOGIC；Q：OUT)；ENDCOUNT8；ARCHITECTUREARTOFISSIGNALS1：std_logic_vector(7downto0)；PROCESS(CP)BEGINIF(CP=‘1’ANDCP'E

8、VENT)THEN；ENDIF；ENDPROCESS；BO<=(S1=”00000000”)；；ENDARCHITECTUREART；《EDA技术》课程试卷第4页（共4页）