PCB等长那些事儿

PCB等长那些事儿

ID:47012711

大小:15.93 KB

页数:3页

时间:2019-12-03

PCB等长那些事儿_第1页
PCB等长那些事儿_第2页
PCB等长那些事儿_第3页
资源描述:

《PCB等长那些事儿》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、据有关高速PCB布线建议的文章介绍,SDRAM存储器走线时要注意“尽量短且等长”,不知道它说得是仅指数据线呢,还是包括数据线、地址线、控制线?对于数据线,等长比较好走,因为它是点到点的,而对于地址线、控制线,等长就难了,因为它们是一点到多点的,所以还与总线拓扑结构有关,而且PCB走线时空间紧张;请问各位有什么好的建议,尤其是地址线、控制线的拓扑结构,是否需要作等长处理,如果要的话,怎样作等长处理?一.主要还是看SDRAM的频率能跑多高了!尽量做到地址线等长,和数据线等长,我们在计算等长时分别算主芯片到匹配电阻的长度和匹配电阻到

2、SDRAM的长度并且要算过孔数(将过孔大致折算成线长),然后将总长度算出,再做等长匹配.如果有多块SDRAM的话,地址线尽量走T型线,数据线尽量等长,芯片应该都能跑起来的.我做的DVD板,SDRAM基本都不走等长(因为频率基本上是108M,和133M的芯片,呵呵),实在看不过去的线就绕一下,相差不是很悬殊的就没问题,都能跑起来的!我做的好几块板子都正常运作;不过DDR的就不能大意了.要计算后再绕.重在布局,布局合理会省很大的事。二.数据线在板子上是不需要额外作阻抗匹配的,只有地址线和控制线需要在dimm末端加一terminat

3、ion电阻作终端阻抗匹配,防止反射。后来又做一个DDR2的板子,地址线等长T形走线(有两片)、数据线等长处理,程序跑得很稳定。当然,光等长是不行的,在走线时,所有数据线与地址线均使用同一个参考面,电源与端接电源的去耦做好。只要这么做了,系统就是稳定,什么都不用担心。另外,告诉大家:一般的SDRAMController都是可以调时序的,所以数据与地址线、时钟线不必等长,软件调好时序就可以(当然这些参数是可以计算的,可不要瞎调哦)三.时钟线与控制线,地址线尽量等长,他们一起实现逻辑控制;数据线自己尽量等长可以了;当然,全部等长最好

4、;[四.控制信号(CS,CKE)、命令信号(WE,CAS,RAS等)和地址信号(Ax,BAx)还有数据信号(EDX)都是由主设备SDRAM控制器发出的,主设备利用内部CLK上升沿把数据和控制信号输出到总线上,在下一个CLK的上升沿把数据或控制信号打入到SDRAM。只要满足SDRAM的输入建立和保持时间就可以了,不是谁一定比谁长。五.如果只是手机板,100MHz的主频,等长不等长并不重要,而且手机板子很小,走线也不可能长。如果是我布板,连数据线我也不做等长控制。只有当频率更高,或线更长时,才会考虑到等长。六.时钟等长是指俩快SD

5、RAM的等长 ,二者的时钟线不一样七.好像没必要走等长,数据数在+/-200mil,其它尽量走短就可以发了八.其实速度比较快的只是CPU到SDRAM,所以一般只需要注意到SDRAM的数据和地址线的长度就可以了!还有到网口的差分线(Flash的可以不考虑)九.总线工作方式是异步则不用等长,同步时序则需要分晰,同步时序一般来说是一组数据(或地址)参考一根(或几根)时钟信号,到底需不需要等长,要等长到多少,则要分晰芯片资料,弄清楚从发送到接收的器件以下指标:Clockperiod,Tfilght,Tco,Tsetup,Tskew,T

6、jitter等等,建立时序方程(不等式),求出允许时间差值(即在PCB上布线允许的误差多少,一般要做得比计算的保守一些,PCB走线延时一般内层在5.5inch/ns,表层在6inch/ns左右).十.个人经验:数据地址总线在50M以下不考虑走线长度误差,一般差1~2个inch以内都不调整.不用去算,时序肯定宽松得很.256M以下控制在+/-50mil以内,1.25G控制在+/-20mil以内2.15G控制在+/-10mil以内,10G控制在+/-2mil以内.大家可以参考下控制线不用等长.十一.对于DDR2来说,地址线,数据线

7、,控制线,CLK,不是所有的线都等长,而是每组的线等长就可以了,也不是完全的等长,也是有一个误差范围的。地址线一组,设置一个目标值,进行绕线,在允许的误差范围内就可以,不需要完全的等长,当然完全的等长最好,但是比较难数据线可以分几组,64位的分8组,组与组间不要求等长,组内要等长控制信号一组时钟信号一组十二.1.SDRAM时钟信号:时钟信号频率较高,为避免传输线效应,按照工作频率达到或超过75MHz时布线长度应在1000mil以内的原则及为避免与相邻信号产生串扰,走线长度不超过1000mil,线宽10mil,内部间距5mil,

8、外部间距30mil, 要求差分布线的,精确匹配差分对走线,误差允许在20mil以内。2.地址、片选及其它控制信号:线宽5mil,外部间距12mil,内部间距10mil,尽量走成菊花链拓补,可有效控制高次谐波干扰,可比时钟线长,但不能短。3.SDRAM数据线:线宽5mil,内部

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。