泰克-信号完整性设计以及测试分析1

《泰克-信号完整性设计以及测试分析1》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、信号完整性设计以及测试分析泰克科技中国有限公司技术支持工程师曾志并行传输原理Tx++++Rcvpath1011010101----22013/11/6V1.0Confidential串行传输原理-所有的串行最终都会转成并行Tx++++Rcvpath----CDRDATADATACLOCK32013/11/6V1.0Confidential硬件系统不稳定的根源-误码（BitError)•误码的根源：1.信号采样的时候建立保持时间不足(水平方向）2.信号的幅度不够（垂直方向）时钟(Clock)时钟采样点数据(Data)建立时间Setuptime

2、保持时间Holdtime4由于各种原因引起的误码ExampleSystemIssuesCircuitBoardDispersionFiberDispersionPMDEdgeMovement:FrameslipsFrameoverheadrepetitionPatternSensitivityExternalinterferenceCrosstalkLowsignallevelOtherrandomeffects5June5,2012TektronixConfidential信号完整性波形完整性（Waveformintegrity）时序

3、完整性（Timingintegrity）电源完整性（Powerintegrity）信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完整性、时序完整性、电源完整性的要求。62013/11/6系统、单板设计中可能引起信号完整性的因素Atclockfrequenciesinthehundredsofmegahertzandabove,everydesigndetailisimportant:ClockdistributionSignalpathdesignStubsNoisemarginImpedancesandloa

4、dingTransmissionlineeffectsSignalpathreturncurrentsTerminationDecouplingPowerdistribution7August2008波形完整性Waveformintegrity单调性（monotonic)过冲（overshoot,undershoot)振铃（ringing）衰减82013/11/6幅度和边沿的变化AmplitudeProblems:RingingDroopRuntpulsesEdgeAberrations:Boardlayoutis

5、suesImproperterminationCircuitproblems9August2008反射（非单调）和地弹Reflections:BoardlayoutissuesImproperterminationGroundBounce:ExcessivecurrentdrawResistanceinpowersupplyandgroundreturnpaths10August2008出现波形完整性问题的原因引起信号的非单调，过冲，振铃的原因：1)驱动芯片的信号驱动能力过强，不足。2)驱动端为了减少EMI添加了磁珠。3)驱动

6、和接收端阻抗不匹配造成反射。4)链路阻抗不匹配。5)链路的衰减。112013/11/6消除反射的方法－－端接传输线上的反射会对数字系统性能有重要的负面影响，为了最小化反射的负面影响，必须想办法消除或减弱它。基本上有三种方法：第一降低系统的频率以使传输线上的反射将在另一个信号驱动到线上之前达到稳态。第二种是缩短PCB走线长度以使反射在更短的时间内达到稳态。第三种方法就是给传输线两端端接一个等于特征阻抗的阻抗，以消除反射。第一种方法，不现实，否则就是一个低速系统了；第二种方法可能不现实也可能需要更多的代价比如更多的叠层等；第三种是最实际的利

7、于我们采用的方法。常用的端接方法有：片上源端端接、串联源端端接、带电阻负载的负载端接、交流负载端接。122013/11/6常用的端接方法－－片上源端端接片上源端端接要求输出缓冲器I-V曲线在工作范围内非常线性，并输出一个阻抗与传输线阻抗非常接近的I-V曲线。理论上，这是最佳方案但不现实，因为这不要求任何额外的元件而导致增加成本和浪费板空间。然而很多变量能彻底地影响缓冲器地输出阻抗，所以很难达到缓冲器阻抗和传输线阻抗之间的良好匹配。这些变量包括硅制作过程中的偏差、电压、温度、功率输出因数和同步开关噪声等。132013/11/6常用的端接

8、方法－－串联源端端接串联源端端接要求加一个电阻与输出缓冲器串联。要求缓冲器阻抗和电阻值的和等于传输线的特征阻抗通常设计输出缓冲器I-V曲线产生一个极低阻抗，以至于从源端看进去