哈工大2011年数电期末试题+答案

哈工大2011年数电期末试题+答案

ID:46803824

大小:2.75 MB

页数:10页

时间:2019-11-28

哈工大2011年数电期末试题+答案_第1页
哈工大2011年数电期末试题+答案_第2页
哈工大2011年数电期末试题+答案_第3页
哈工大2011年数电期末试题+答案_第4页
哈工大2011年数电期末试题+答案_第5页
资源描述:

《哈工大2011年数电期末试题+答案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、试题:班号:姓名:本题得分一、(10分)填空和选择填空(每空1分)1.根据反演规则,若Y=,则。2.图1所示门电路均为TTL门,则电路输出P1=;P2=。图13.由TTL门组成的电路如图2所示,已知它们的输入短路电流为IS=1.6mA,高电平输入漏电流IR=40μA。试问:当A=B=1时,G1的灌(拉,灌)电流为3.2mA;A=0时,G1的拉(拉,灌)电流为160μA。图24.3位扭环形计数器的计数长度为6。5.某EPROM有8条数据线,13条地址线,则存储容量为64kbit。6.某512位串行输入串行输出右移寄存器,已知时钟频率为4MHZ,数据从输入端到达输出端被延迟128μs。第1

2、0页(共10页)试题:班号:姓名:本题得分二、(6分)F(A,B,C,D)=,用两片74LS138和最少的二输入与门实现F。图3解:第10页(共10页)试题:班号:姓名:本题得分三、(6分)已知图4中AD7524为8位D/A转换器,当D6=1,其它各位均为“0”时,UO=-1V。74LS90为2/5分频异步加法计数器,时钟CP的频率为10kHz。1.74LS90构成几进制计数器;2.计算

3、UO

4、的最大值及其频率;图4解:1.5进制;  2.;本题得分四、(6分)根据下面二段VerilogHDL语言的描述,说明所描述电路的逻辑功能。moduletest1(a,b,s,y);inputa,

5、b;inputs;outputy;assigny=(s==0)?a:b;endmodulemoduletest2(clk,clr,out);inputclk,clr;output[3:0]out;reg[3:0]out;always@(posedgeclkornegedgeclr)begin第10页(共10页)试题:班号:姓名:if(!clr)out<=4'h0;elsebeginout<=(out>>1);out[3]<=~out[0];endendendmodule解:test1:2选1数据选择器;  test2:扭环型计数器。本题得分五、(14分)电路如图5所示,时钟脉冲CP的频

6、率为12kHz。(1)画出74LS161构成电路的完整状态转换图;(2)分析由触发器FF1、FF2构成的计数器,画出完整的状态转换图、说明为几进制计数器;(3)指出Qd、Q2的频率和占空比。(4)CP频率不变,使Qd的频率降为现在的,应如何改变74LS161的接线?(不允许增加器件。)图5解:1.74LS161构成6进制计数器,电路的状态转换表为:CPDCBA00000101102011131000411105111160000第10页(共10页)试题:班号:姓名:完整的状态转换图如图为:2.驱动方程:状态方程:状态转换表:状态转换图:CPQ2Q1000111210300001100 

7、                    3.        4.欲使的频率降为现在的,应使74LS161变为十二进制计数器。改变74LS161的连线,如图所示:第10页(共10页)试题:班号:姓名:十二进制计数器的状态转换表如表所示:CPDCBA00000100102001130100401105011161000710108101191100101110111111120000本题得分六、(10分)由555定时器构成的电路如图6所示,设输出高电平为5V,输出低电平为0V;VD为理想二极管。试问:1.当开关S断开时,两个555定时器各构成什么电路?计算输出信号uo1、uo2的频率f1和

8、f2。2.当开关S闭合时,定性画出uo1、uo2的波形。3.电容C2和C5的作用分别是什么?图6解:1.多谐振荡器。2.当开关S闭合时,振荡器2的工作状态受控于振荡器1的输出。uo1为高电平,VD截止,振荡器2工作,uo1为低电平,VD导通,振荡器2停振,uo2输出高电平。第10页(共10页)试题:班号:姓名:3电容C2的作用是定时,C5的作用是滤波,滤除高频干扰。本题得分七、(10分)图7(a)中,,,1.写出P的逻辑函数表达式。2.在图7(b)中可外接必要的非门实现图7(a)所示电路(输入A、B、C、D,输出P)。        图7(a)                     

9、   图7(b)解:第10页(共10页)试题:班号:姓名:本题得分八、(8分)用ROM和两个D触发器设计能够进行加法计数和减法计数的二进制同步可逆计数器。当输入X=0时,进行加法计数;当X=1时,进行减法计数。输出Y为进位/借位信号。当计数器加法计数加到11,进位信号输出正脉冲,当计数器减法计数减到00,借位信号输出正脉冲。工作时序图如图8(a)所示,假设Q2Q1初始状态为00。1)完整填写表1中的内容。2)求状态方程和输出方程。3)在图8(b

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。