数字电路第五章锁存器触发器

数字电路第五章锁存器触发器

ID:46676651

大小:1.32 MB

页数:62页

时间:2019-11-26

数字电路第五章锁存器触发器_第1页
数字电路第五章锁存器触发器_第2页
数字电路第五章锁存器触发器_第3页
数字电路第五章锁存器触发器_第4页
数字电路第五章锁存器触发器_第5页
资源描述:

《数字电路第五章锁存器触发器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章锁存器和触发器教学基本要求1、掌握各类触发器的功能和电路简化表示。2、掌握各类触发器的特性方程。3、熟悉各类触发器的电路结构并能分析其工作原理。第5章锁存器和触发器第5章锁存器和触发器5.1双稳态存储单元电路5.1.1双稳态的概念1、双稳态的物理模型2、稳态和介稳态5.1.2双稳态存储单元电路1、电路结构2、逻辑状态分析11G1G2vi1vi2图5.1.2双稳态存储单元电路11G1G2vi1vi22、逻辑状态分析(1)若Q=0,则Q=1,Q=1,保证了Q=0。形成了第一种稳态(2)若Q=1,则Q=0,Q

2、=0,保证了Q=1。形成了第二种稳态3、模拟特性分析vo1vi1(vi2)(vo2)daecbvo1vo2有3个交点(平衡点):M(稳态)、N(稳态)、P(介稳态)PMN两种稳态之一一旦出现,都可长期保持,固称为双稳态电路。G1传输特性G2传输特性5.2锁存器锁存器:是一种对脉冲电平敏感的存储单元电路(2)逻辑符号G1G2QQSR≥1≥1触发器:是一种对脉冲边沿敏感的存储电路5.2.1SR锁存器QRSQ1、基本SR锁存器(1)电路(3)由图得逻辑表达式Q=R+QQ=S+QSRQQ锁存器状态00不变不变保持01

3、010101011100不确定(3)逻辑表达式(4)功能表(表5.2.1)Q=R+QQ=S+Q可见:正常工作时,输入信号要满足SR=0的约束条件,即S=R=1是不允许的。基本的SR锁存器具有保持、置0、置1功能。保持例5.2.1图5.2.1(a)中基本RS锁存器的S、R端的输入波形如图5.2.3虚线上边所示,试画出Q和Q的波形。①电路结构(5a)用与非门组成的基本SR锁存器G1&&G2②逻辑符号SRQQSR④功能表可见:输入SR为00时,锁存器处于不确定态;约束条件为:或S+R=11010不变不变111100

4、0101QQSR③逻辑表达式Q=SQQ=RQ③逻辑表达式①电路结构(5b)用与非门组成的基本SR锁存器②逻辑符号SRQQSR④功能表1010不变不变1111000101QQSR可见:输入为0,0时,锁存器处于不确定态;约束条件为:或S+R=1例5.2.2运用基本RS锁存器,消除机械开关触点抖动引起的脉冲输出。(a)开关在t0时断开,t1时接通;(b)实际输出波形例5.2.2运用基本RS锁存器,消除机械开关触点抖动引起的脉冲输出。(a)电路(b)波形图S离开B时S打到A时2、逻辑门控SR锁存器(1)电路结构及逻

5、辑符号&≥1≥1&G1G4G3G2Q3Q4QQRSEE为控制信号,一般为时钟脉冲。(b)逻辑符号(a)电路结构Q1R1SC1QESR(2)电路的工作原理当E=0时,锁存器状态不受SR影响;E=1时,锁存器状态由SR决定。逻辑符号中1R、1S受C1控制,约束条件仍为:SR=0。QQ4例5.2.3逻辑门控SR锁存器的E,S,R的波形如图所示,锁存器的原始状态为Q=0,Q=1,试画出:Q3,Q4,Q和Q的波形。&≥1≥1&G1G4G3G2Q3Q4QQRSEQ3ESR该电路很少直接应用,但是重要的基本单元电路5.2.

6、2D锁存器Q1DC1QED(1)电路结构(图5.2.10)(2)逻辑符号(3)功能表01不变Q10×D置1置0保持功能10不变Q110E1、逻辑门控D锁存器&≥1≥1&G1G4G3G2Q3Q4QQRSEDG512、传输门控D锁存器(1)逻辑电路(图5.2.11)11ECCG3G41G1G2DCCCC1TGTGTG1TG2(2)工作原理1G1G2D1TG2TG11G1G2D1TG2TG1①当E=1时,TG1导通,TG2断开,Q=D;②当E=0时,TG1断开,TG2导通,D被封锁,Q保持,为双稳。11ECCG3G

7、41G1G2DCCCC1TGTGTG1TG2①当E=1时,Q=D;②当E=0时,Q保持。例5.2.4图5.2.11(a)电路的输入信号D、E的波形如图所示,试画出Q和Q的波形。解:由前分析知道:据此可画出Q和Q的波形3、D锁存器的动态特性(1)定时图建立时间tSU:表示D信号对E下降沿的最少时间提前量。EQtSUDtWtPLHtHtPHL(2)说明保持时间tH:表示D信号在E电平下降后需要保持的最少时间。脉冲宽度tW:表示保证D信号正确传送对E信号最小宽度的要求。传输延迟时间tPLH和tPLH:表示D、E信号

8、作用后Q(或Q)响应的最大延迟时间。4、典型集成电路中规模集成CMOS八D锁存器(74HC/HCT373)传输门控D锁存器表5.2.474HC/HCT373的功能表高阻×H××锁存和禁止输出LHLHLLL※LLH※锁存和读锁存器LHLHLHLLHH使能和读锁存器(传送模式)QNDNLEOE输出内部锁存器状态输入工作模式注:DN和QN的下标表示第位锁存器。L※和H※表示门控电平LE由高变低之前瞬间DN

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。