FPGA设计中跨时钟域信号同步方法

FPGA设计中跨时钟域信号同步方法

ID:46649131

大小:757.42 KB

页数:4页

时间:2019-11-26

FPGA设计中跨时钟域信号同步方法_第1页
FPGA设计中跨时钟域信号同步方法_第2页
FPGA设计中跨时钟域信号同步方法_第3页
FPGA设计中跨时钟域信号同步方法_第4页
资源描述:

《FPGA设计中跨时钟域信号同步方法》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第44卷第4期航空计算技术Vol.44No.42014年7月AeronauticalComputingTechniqueJul.2014FPGA设计中跨时钟域信号同步方法邹晨(中航工业西安航空计算技术研究所,陕西西安710068)摘要:随着FPGA系统设计的复杂化,系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中,因此系统内核心功能模块与外设的通信设计无法避免地会涉及到跨时钟域的数据与信号的传递问题。尽管跨时钟域的同步问题并不属于FPGA系统设计领域的新问题,但是随着多时钟域系统的常见化和复杂化,使得跨时钟域同步这一要求具备了新的重要意义。在对跨时钟域设计中容易出现的亚稳态现象及其

2、造成的影响进行简要概述与分析的基础上,为了减小亚稳态发生的概率和降低系统对亚稳态错误的敏感程度,提出了四种跨时钟域同步的解决方案,较为详细地阐述了设计方案,对设计进行了评估与分析,并给出了优化设计。关键词:FPGA;跨时钟域;同步;亚稳态中图分类号:TP331.2文献标识码:A文章编号:1671桘654X(2014)04桘0131桘04MethodofSignalSynchronizationofCross桘ClockDomaininDesignofFPGAZOUChen(Xi′anAeronauticsComputingTechniqueResearchInstitute,AVIC,Xi′

3、an710068,China)Abstract:WiththecomplicationofFPGAdesign,thedifferentmodulesinthedesignalwaysworkintheasynchronousclockdomains.Sothecoremoduleinthesystemhastheproblemofcross桘clockdomainwhencommunicatingwithothermodules.Thecross桘clockdomaindesignbecomesmoreandmoreimpor-tantwithcomplicationofthedesign

4、.Thepaperfirstlyintroducessomebasicconceptsandelementsofthemetastablestateoccurredinthecross桘clockdomaindesignanditsinfection.Inordertoreducetheproba-bilityofthemetastablestate,thispaperpresentsfourFPGA桘basedsynchronousunitsindetailandmakessomediscussonthemendofthedesign.Theperformancesanalysis,sim

5、ulationandsynthesisresultisgiv-enattheendofthispaper.Keywords:FPGA;cross桘clockdomain;synchronousunits;metastablestate引言和信号保持与其驱动时钟同步。尽管跨时钟域的同步问题并不属于FPGA系统设计领域的新问题,但是随随着现代工艺的进步,现在的FPGA集成度得到着多时钟域系统越来越常见和复杂化,使得跨时钟域了明显的提高,然而随着系统的复杂化,系统内部的各[3]同步这一要求具备了新的重要意义。个功能模块往往需要工作在不同频率的异步时钟域中,同时系统内核心功能模块与外设的通信设计无法

6、[1]1亚稳态避免地会涉及到跨时钟域数据传递的问题。由于跨时钟的异步系统内含有多个时钟源,它们存在频率和在数字电路中,触发器是一种很常用的器件。对相位的差异,当它们用做寄存器的输入时钟时,就可能于任意一个触发器而言,都具备“建立时间”(Setup[4]违背建立时间和保持时间的要求,出现亚稳态的现time)和“保持时间”(Holdtime)两个参数。“建立[2]象。亚稳态的产生可能导致系统的运行错误甚至会时间”是指在时钟沿到来之前,触发器输入信号必须保导致系统无法正常运行。持稳定的时间。“保持时间”则是指在时钟沿之后,信为了确保拥有多个异步时钟域的FPGA逻辑系统号必须保持稳定的时间。也就是说

7、,要使一个信号正能够可靠运行,必须使这些跨越了多个时钟域的数据确打入某个触发器,则这个信号就必须遵守“建立时收稿日期:2014-06-06修订日期:2014-06-23基金项目:装备预研共用技术基金项目资助(9140A16010311HK6101)作者简介:邹晨(1987-),男,江苏南通人,硕士研究生,主要研究方向为计算机系统结构。·132·航空计算技术第44卷第4期间”与“保持时间”的规则,如果输入信号不

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。