利用数字伺服实现被动型氢钟单频锁定

《利用数字伺服实现被动型氢钟单频锁定》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、2011年4月第31卷第2期宇航计测技术JoumalofAstmnauticMetrologyandMeasurementApr．，20llV01．31．No．2文章编号：lOoo一7202(2011)02—003l一03中图分类号：TM935利用数字伺服实现被动型氢钟单频锁定李玉莹1，2刘铁新1(1．中国科学院上海天文台，上海200030；2．中国科学院研究生院，北京100039)文献标识码：A摘要介绍了一种用于被动型氢钟单频调制的数字伺服电路，实现了系统的锁定，测试了中短期稳定度。最后分析了D／A的位数对其稳定度的影响。关键词氢钟单频调制数字伺服电路Di酉talServot0S

2、in弭eFreque眦ylocl【ingofP嬲siveIlydrogenM嬲erLJYu．yin91'2UUTie．xinl(1．ShangIlaiAst瑚olllical0b8erval0巧，chine眈Academy0fScience，sh舳gllai200030；2．Grad岫tesch甜ofChine∞Aca(1emy0fScience，Beijillg100049)Ak湘?actAdigital鸵rvousedinsinglefiequencymodulationofpassiVehydrogenIm崾lerisin虹o-duced．Closedloop王ockedof

3、tllesystemh鹊beendoneandtheshort-te唧fbquencystabilityh鹊beentested啪．Atendtheinnuenceon‰quencys讪ilityoftlleb缸ofD／Ah鹪beenanalyzed．Key啪rdsHydrogenmaserSin对e舶quencymodulationDigital∞rvocircuit1引言被动型氢钟利用氢原子的能级跃迁谱线对激励信号进行鉴频，再经过锁频环路将压控振荡器的频率锁定在谱线中心频率上。探测信号经过调制注入到腔中，误差信息从输出信号的幅度和相位中得到。¨。被动型氢钟电路的设计有不同的方法

4、。目前，国内外比较常用的方法是单频调制方法。单频调制技术可以只向微波腔注入一个被调制的探测信号，调制频率等于或者小于微波腔谐振线的半线宽，但是大于氢原子共振线的半线宽。得到的信号经过分离，可以得出两个误差信息，从而实现晶振和微波腔的同时锁定。2系统设计数字电路相对于模拟电路具有以下优点旧J：1)数字电路的零漂移比模拟电路相应的积分器要小，有利于改善频标的长期稳定度；而且在数字伺服系统中，采用编程处理，控制时间可以灵活掌握。2)整个系统为近无差控制系统，剩余频偏由数模转换的最小步长决定，降低了模拟电路对环路增益的要求。3)数字电路工作稳定性较好，不易受环境变化的影响，增加了环路稳定性

5、。为了验证数字伺服电路的可行性，进一步提高被动型氢原子钟稳定度指标，本实验设计完成了用于被动型氢钟的数字伺服，并进行稳定度测试。收藕日期：2010一12一05，修回日期：201l—Ol一30基金项目：国家自然科学基金资助项目(110910778704)作者简介：李玉莹(1987一)，女，硕士，主要研究方向：被动型氢钟电路研究。·32·宇航计测技术2011年2．1系统硬件设计图1为被动型氢钟单频调制锁定的系统框图。其中，压控晶振输出lOMHz的正弦信号，该正弦信号一路经倍频后用于综合器的参考频率输入，以产生小数频率。另一路经直接倍频得到1．4GHz。1．4GHz和前述小数频率经过混频

6、后得到探测信号。然后，该调制后的探测信号经衰减后进人物理部分。通过物理部分后得到的信号经过前置放大、混频、中放、检波得到同时带有微波腔和晶振误差信息的信号。该信号进入数字伺服电路，由软件将两种误差分离并处理。根据误差量，得到两路控制电压分别控制压控晶振和谐振腔，从而形成环路，实现锁定。图l基于单频调制的被动型氢钟系统框图在上述系统中，数字伺服电路在整个环路中起着关键性的作用；实现了误差信号的分离和误差信号的处理。最终得到两路控制电压，从而形成环路。图2为数字伺服电路实现框图。该数字伺服电路基于数字信号处理芯片(DsP)完成。前级经过A／D转化芯片对误差信号采样，在同步信号的作用下利

7、用软件的方式将采样得到的数据进行误差分离。这两个误差信号分别经过两路PID算法，得到晶振压控电压圪和谐振腔控制电压％。正弦波误差信号DSP图2数字伺服电路框图yI％如图2所示，主芯片DSP选用1'I公司的TMS320砣812，这款芯片主要适用于工业控制领域，最高主频150MHz，片上资源丰富。D／A芯片选用1'I公司的DAC8812，该芯片为16位，转换速度可以达到lMHz。为了简化DsP编程，另外使用了一片FPGA，主要用于A／D，D／A的时序控制，并且为A／D提供