多级并行结构的NAND﹢Flash存储盘设计

《多级并行结构的NAND﹢Flash存储盘设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第４４卷第３期航空计算技术Ｖｏｌ．４４Ｎｏ．３２０１４年５月ＡｅｒｏｎａｕｔｉｃａｌＣｏｍｐｕｔｉｎｇＴｅｃｈｎｉｑｕｅＭａｙ．２０１４多级并行结构的ＮＡＮＤＦｌａｓｈ存储盘设计刘作龙，王乐，刘帅（中航工业西安航空计算技术研究所，陕西西安７１００６８）摘要：针对Ｆｌａｓｈ长操作延时等特点，为提升吞吐率，采用多级并行架构，通过通道级、芯片级、逻辑阵列级和面级并行操作，并配以簇映射机制，设计了多级并行的ＮＡＮＤＦｌａｓｈ存储盘，通过实际验证，基于多级并行结构的存储盘的读写性能取得一定提升。关键词：存储盘；多级并行；ＮＡＮＤ闪

2、存；簇映射机制中图分类号：ＴＰ３４３文献标识码：Ａ文章编号：１６７１桘６５４Ｘ（２０１４）０３桘０１１３桘０５DesignofMulti桘levelParallelArchitectureforNANDFlashStorageDiskＬＩＵＺｕｏ桘ｌｏｎｇ，ＷＡＮＧＬｅ，ＬＩＵＳｈｕａｉ（Xi′anAeronauticsComputingTechniqueResearchInstitute，AVIC，Xi′an７１００６８，China）Abstract：ＤｕｅｔｏｌｏｎｇｏｐｅｒａｔｉｏｎｌａｔｅｎｃｙｏｆＮＡＮＤＦｌａ

3、ｓｈ，ＡＭｕｌｔｉ桘ｌｅｖｅｌＰａｒａｌｌｅｌＡｒｃｈｉｔｅｃｔｕｒｅｉｓａｐｐｌｉｅｄｔｏｉｍｐｒｏｖｅｔｈｅｔｈｒｏｕｇｈｐｕｔｏｆｔｈｅｓｔｏｒａｇｅｓｙｓｔｅｍ．Ｗｉｔｈｃｈａｎｎｅｌｌｅｖｅｌ，ｃｈｉｐｌｅｖｅｌ，ＬＵＮｌｅｖｅｌａｎｄｐｌａｎｅｌｅｖｅｌｉｎｔｅｒｌｅａｖｉｎｇａｎｄｃｌｕｓｔｅｒ桘ｍａｐｐｉｎｇｓｃｈｅｍｅ，ｆｌａｓｈｓｔｏｒａｇｅｉｓｄｅｓｉｇｎｅｄｂａｓｅｄｏｎｔｈｅＭｕｌｔｉ桘ｌｅｖｅｌＰａｒａｌｌｅｌａｒ-ｃｈｉｔｅｃｔｕｒｅ．Ｔｈｅｅｖａｌｕａｔｉｏｎｒｅｓｕｌｔｓｉｍｐｌｅｍｅｎ

4、ｔｅｄｏｎａｐｒｏｔｏｔｙｐｅｂｏａｒｄｓｈｏｗｔｈａｔｔｈｅｒｅａｄａｎｄｗｒｉｔｅｐｅｒｆｏｒｍ-ａｎｃｅｏｆｔｈｅｓｙｓｔｅｍｂａｓｅｄｏｎｔｈｅｐｒｏｐｏｓｅｄａｒｃｈｉｔｅｃｔｕｒｅｃｏｕｌｄｂｅｉｍｐｒｏｖｅｄ．Keywords：ｓｔｏｒａｇｅｄｉｓｋ；ｍｕｌｔｉ桘ｌｅｖｅｌｐａｒａｌｌｅｌ；ＮＡＮＤｆｌａｓｈ；ｃｌｕｓｔｅｒ桘ｍａｐｐｉｎｇｓｃｈｅｍｅ引言列的ＩＯ带宽，同时，本文在软件策略方面提出一种簇映射机制，对多芯片分配更多的并发操作以减小延时。Ｆｌａｓｈ具有非易失、高存储密度、抗冲击和低功耗等优势，广

5、泛用于计算机和电子工业中。目前常用的ＮＡＮＤＦｌａｓｈ通过一路指令、地址和数据信号时分复用１ＮＡＮＤＦｌａｓｈ并行操作分析的总线访问多个存储单元，对应操作也分成指令周期、通常一片ＮＡＮＤＦｌａｓｈ芯片包含一路ＩＯ总线，两地址周期和数据传输周期，借此提供更高的存储密度个逻辑阵列（ＬＵＮ），每个逻辑阵列包含两个面和更快的存取速度，这种设计也为采用并行结构进一（Ｐｌａｎｅ），每个面中有多个块，每个块包含多个页。其步提升ＩＯ速率提供了可能。中，每个面有独立的命令寄存器和数据寄存器。通过并行结构提高存储盘ＩＯ速率的研究重点有ＮＡＮ

6、ＤＦｌａｓｈ基本操作包括页读、页编程和块擦除，本两方面：一是关注于单通道内并行操作方式，如Ａｇｒａｗ-文主要研究与提速相关的前两个操作。以美光［１－３］ａｌＮ、ＮａｍＥＨ、ＳｅｏｎｇＹＪ等研究了电子盘交错操ＭＴ２９Ｆ６４Ｇ０８ＡＫＣＢＢ芯片为例，ＮＡＮＤＦｌａｓｈ基本操作［７］作的理论基础，通过设计不同类型的通道架构以及乱时序图见图１。读写操作各周期及典型时间分别是，序执行方式，提高单个通道的读写性能；二是关注于通道间交叉并行方式，如ＤｉｒｉｋＣ、ＱｉｎＧｕｏｊｉｅ、ＫａｎｇＪｅｏｎｇ桘［４－６］Ｕｋ等基于Ｆｌａｓｈ的硬

7、件结构、内部带宽和并发性等研究，通过调整通道总线宽度、通道结构和交错操作方式，提升电子盘的整体性能。在前人的研究的基础上，本文根据实际应用提出图１ＮＡＮＤＦｌａｓｈ操作的时序图多级并行访问硬件结构来进一步提高ＮＡＮＤＦｌａｓｈ阵收稿日期：２０１３－１２－３０基金项目：中航工业计算所创新基金项目资助（ＣＸＸＭ１２０７２－１６）作者简介：刘作龙（１９８８－），男，辽宁东港人，硕士研究生，主要研究方向为计算机应用。·１１４·航空计算技术第４４卷第３期读或写命令地址周期（Ｐ或Ｒ）５００ｎｓ，数据传输周期应命令、地址和数据，芯片０

8、０处于写存储介质阶段时，４０μｓ，读介质等待周期２５μｓ，写介质等待周期２５０通道总线空闲，可以对芯片０１传输命令、地址和数据，μｓ，状态核查命令地址周期（Ｓ）５００ｎｓ。从整体上节省了两个操作的总时间，此时的写入速率在介质等待周期内，ＩＯ总线空闲导致了总线资源为１６ＫＢ／６２３μｓ≈２５．７ＭＢ／ｓ；同样的，读操作