FPGA中信道化接收机的建模与高效实现

《FPGA中信道化接收机的建模与高效实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第26卷第2期航天电子对抗FPGA中信道化接收机的建模与高效实现吴拓，张恒(华航无线电测量研究所，北京100013)摘要：全数字信道化接收机具有高截获概率、全景式接收与参数修改方便等优点，在电子侦察对抗中起着十分重要的作用。基于FPGA对实信号信道化接收机进行了建模，并试验出一种高效验证实现方法，使得FPGA内全数字信道化接收机的研制周期大大缩短。关键词：信道化；数字接收机；FPGA中图分类号：TN971．+5文献标识码：AModelandeffectiverealizationofchannelizeddigitalreceiverbase

2、donFPGAWuTuo。ZhangHeng(HuahangInstituteofRadioMeasurement，Beijing100013，China)Abstract：Thechannelizeddigitalreceiverhasmanyadvantagessuchasthehighefficiencyofradarsignalcapture，landscapereceiveingandeasymodifyingcircuitparameters．Thechannelizeddigitalreceiverplaysanimportan

3、troleintheEW．ThemodelbasedonFPGAisestablished．Thecircuitisrealizedbyahighefficiencymethod．Itreducesthedevelopperiodoftheehannelizeddigitalreceiver．Keywords：channelized；digitalreceiver；FPGA1引言信道化接收机具有全概率截获、全景式接收等优点，在电子战设备中得到了广泛应用。而基于FPGA的数字信道化接收机则同时具有软件无线电的一些特点，可以很方便地修改电路参数以

4、满足实际使用过程中的不同要求。本文针对FPGA的特点进行了数字信道化接收机的建模与仿真，并摸索出一种基于Sys—ternGenerator(SG)的高效实现方法，将数字信道化接收机在FPGA中予以实现。2模型建立2．1实信号的多相滤波结构信道化接收机模型自然界中物理可实现信号都是实信号。实信号的信道划分与复信号相比去除了一半的冗余，其计算公式为口j：旷(足一罕)告五=0，1'⋯，D一1(1)收稿日期：2009—09—28}2009—11—12修回。作者简介：吴拓(1982一)，男，助工，硕士，研究方向为无源定位及数字接收机．根据常见的信道化接

5、收机的低通实现模型可推导出基于多相滤波结构的模型如图1所示。其中，s(起)为输入信号，h，(m)为分支滤波器系数，Yt(m)为输出。本振三，：』‘=．u叫号：{三挚奇数，：。：(一1)，e一，移。本振蚴21甜。D为偶数泐22‘一D％1移。甄H)DFlydm)朋(埘)yo．1(m)图1实信号信道化接收机数学模型实现框图2．2信道化接收机FPGA建模FPGA建模的难点是它并不能识别上述数学模型中的复信号。解决方法就是在出现复数的节点处将信号分解为实部和虚部分别运算。由图1所示的数学模型不难发现，需要对实、虚部进行分离操作的主要是两次混频和DFT环

6、节。46航天电子对抗2010(2)2．2．1第一、二级混频FPGA建模以本文设计的四信道数字接收机为例进行说明：第一级复本振为：=。=西”。与复本振混频需要把本振分解为实部和虚部，即：=-=毋=c。s(号行)+jsin(詈咒)咒=o’1，2⋯(2)输入该级混频模块的信号为实信号，记为X。该级混频操作的输出信号实虚部分别为：yr(行)=Xcos(号n)Yi(咒)=Xsin(号以)竹=o，1，2⋯(3)第二级复本振与具体时刻无关，但与信道编号有关。处理方法相同，只是该级输入为复信号。2．2．2DIil．环节FPGA建模DFT是最为复杂的一个环节，

7、图1所示数学模型中的DFT输入是并行的，设输入DFT的信号向量为X。(行)，P=0，1，2，3。则经过DFT模块后，每路的输出为：yk(n)=∑Xp(n)e叫铷=蚤3Xp(咒，[cos(扣户)一口篁0L、一jsin(丢兀忌户)](4)展开后即可分别得到Y。(以)的实部和虚部。3使用SystemGenerator(SG)实现信道化接收机3．1SG介绍SG是Xilinx公司开发的DSP设计工具，它基于Mathworks公司的模块化设计环境Simulink来进行FPGA开发。开发人员在使用SG进行开发时，无需任何Xil—inxFPGA的设计开发经验

8、。在Simulink环境下，使用Xilinx专用模块即可进行DSP设计，然后所有的FPGA设计步骤，包括综合、布局布线等操作都由软件自动完成‘21。需要说明的是，S