基于fpga的信道化接收机理论与实现研究

《基于fpga的信道化接收机理论与实现研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

分类号TN95密级UDC38学位论文基于FPGA的信道化接收机理论与实现研究（题名和副题名）方燕燕（作者姓名）指导教师姓名何子述教授电子科技大学成都（职务、职称、学位、单位名称及地址）申请学位级别工程硕士专业名称信号与信息处理论文提交日期2008.10.15论文答辩日期2008.10.29学位授予单位和日期电子科技大学答辩委员会主席评阅人2008年10月15日注1注明《国际十进分类法UDC》的类号 摘要独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名：日期：2008年10月15日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后应遵守此规定）签名：导师签名：日期：2008年10月15日 摘要摘要软件无线电的基本思想是构造一个通用的硬件平台，将宽带ADC和DAC尽量靠近天线，用软件来实现尽可能多的无线电功能。基于这个通用的可编程硬件平台，通过软件来实现各种标准和通信制式，可以方便地增加许多新的通信功能，使系统的灵活性大大增加，作为无线通信技术的又一次革命，软件无线电是目前通信领域中最重要的研究方向之一。基于多相滤波的数字信道化接收机是目前软件无线电接收机较好的解决方案，在实现宽带概率截获的情况下，能明显降低复杂度，提高实时处理信号的能力，为此，本文作了如下工作：首先，简要地介绍了在数字接收机的基本理论诸如：采样定理、多速率信号处理、数字信号正交变换等。其次，在对几种常用数学模型的数字接收机分析比较基础上，根据具体的实际需要，确定了多相滤波的信道化处理的数学模型，并对此系统方案作了总体论述和详细的推导分析。最后，针对具体预研项目，对系统进行分析，完成了数字下变频和多相滤波信道化的基于MATLAB的仿真和FPGA的实现，给出了系统功能测试结果，验证了本方案的正确性和可行性。关键词：软件无线电，数字下变频，多相滤波，MATLAB,FPGAI ABSTRACTABSTRACTThebasicideaofsoftwareradioistobuildageneralhardwareplatformonwhichthebroadbandADCandACDareclosetoantennasaspossible,andbymeansofsoftware,radiofunctionsarerealizedasmanyaspossible.Basedonthisprogrammablehardwareplatform,avarietyofcriteriaandcommunicationmoodscanbeaccomplishedwithsoftware,whichbringsalotofcommunicationfunctionsconvenientlyandimprovesthesystemflexibilitysignificantly.Asanotherinnovationofwirelesscommunicationtechnology,softwareradioisnowadaysoneofthemostimportantresearchaspectsinthefieldofcommunication.Recently,thedigitalchannelizedreceiverbasedonpolyphasefiltersisagoodsolutionofthesoftwareradioreceiver.Undertheconditionthatthebroadbandprobabilityinterceptionisachieved,complexitycanbereducedobviouslyandtheabilityofreal-timesignalprocessingcanbeimproved.Therefore,inthispaper,theresearchfallsintothefollowingjobs:Firstly,thebasictheoriesofdigitalreceiversareintroducedbriefly,suchassamplingtheorem,multi-ratesignalprocessinganddigitalsignalorthogonaltransformation.Secondly,afteranalyzingandcomparingthedigitalreceiversbasedonseveralkindsofpopulardigitalmodels,polyphasefilterchannelizedprocessingisdevelopedunderpracticalneeds.Thispaperalsogivesoutthefulldiscussionandthedetaileddeductiononthissystemscheme.Atlast,accordingtothespecificindexrequirementsoftheproject,thispapercarriesouttherealizationanalysisandaccomplishesthesimulationofDDCandpolyphasefilterchannelizedprocessingwithMATLABandrealizationwithFPGA.Itgivesthedetectionresultsofthesystemfunctionswhichvalidatethecorrectnessandthefeasibilityofthesystemproposed.Keywords:Softwareradio,DDC，Polyphasefilter，MATLAB,FPGAII 目录目录第一章绪论.........................................................11.1引言...........................................................11.2软件无线电的发展概况及基本结构.................................21.2.1软件无线电的发展概况.......................................21.2.1软件无线电的基本结构.......................................41.2.3软件无线电的特点...........................................51.3数字接收机发展历程.............................................61.4项目背景及主要工作.............................................71.4.1项目的应用背景及研究目的...................................71.4.2本文的主要工作.............................................8第二章软件无线电理论基础..........................................102.1引言..........................................................102.2信号采样理论..................................................102.2.1低通采样定理..............................................102.2.2带通采样定理..............................................112.3软件无线电中数字信号正交变换理论..............................122.4软件无线电理论基础-多速率信号处理.............................142.4.1整数倍抽取................................................142.4.2采样率的变化性质..........................................172.5本章小结......................................................17第三章数字化中频接收机系统结构....................................193.1引言..........................................................193.2软件无线电中的数字接收机......................................193.2.1单通道软件无线电接收机....................................193.2.2并行多通道软件无线电接收机................................213.2.3多相滤波器组信道化接收机..................................21III 目录目录3.3基于多相滤波的信道化接收机理论分析............................223.3.1多相滤波的原理............................................223.3.2均匀滤波器组信道化........................................243.3.3滤波器组信道化分形式......................................263.3.4基于多相滤波的结构的信道化接收机..........................273.4本章小结......................................................30第四章系统各模块方案选取及验证....................................314.1引言..........................................................314.2系统方案介绍..................................................314.2.1系统指标介绍..............................................314.2.2系统方案选择..............................................314.2.3系统软件设计总体框图......................................344.3系统各模块方案验证............................................344.3.1数字下变频................................................344.3.2多相滤波信道化............................................384.4本章小结......................................................41第五章系统各模块FPGA的实现.......................................425.1引言..........................................................425.2FPGA简介.....................................................425.2.1FPGA概述.................................................425.2.2FPGA的特点...............................................435.2.3FPGA的设计基本原则.......................................445.2.4FPGA的设计流程...........................................455.3数字下变频模块设计及实现......................................475.3.1主要功能模块介绍..........................................485.3.2NCO混频模块设计及实现....................................485.3.3抽取器模块设计及实现......................................505.4多相信道化模块设计及实现......................................515.4.1主要功能模块介绍..........................................525.4.2数据预处理模块的设计及实现................................52IV 目录5.4.3多项滤波模块的设计及实现..................................545.4.4DFT模块的设计及实现......................................565.5本章小结......................................................57第六章系统功能测试及结果分析......................................586.1引言..........................................................586.2系统功能测试概述..............................................586.3数字下变频（DDC）的功能测试...................................596.4多相信道化的功能测试..........................................606.5本章小结......................................................62第七章全文总结....................................................63致谢...........................................................64参考文献...........................................................65V 第一章绪论第一章绪论1.1引言无线通信在现代通信中占据着极其重要的位置，广泛应用于商业、气象、军事、民用等领域。当代无线通信系统很多，无线通信系统的解制方式也很多，各种通信系统由于自身的特点而应用于不同的场合，传统无线电台的全部功能都由硬件实现，只是工作于单一频段，单一的调制方式，电台之间的差异极大地限制了不同电台之间互通互连。在全球信息化时代，这些缺陷极大阻碍了军事、民用通信的进一步发展。为了解决互通性问题，各国军方都进行了积极的探索，努力使不同设备既能满足互通的要求，又能满足抗干扰、保密性能的要求，既能使通信设备跟上无线电飞速发展的步伐，又能延长设备的使用寿命。1992年5月，MITRE公司的Joe.Mitola在美国电信系统会议上首次明确提出了软件无线电的概念，其中心思想是：构造一个具体有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频段、调制解调类型、数据格式、加密格式、通信协议等用软件完成，并使宽带A/D、D/A尽量靠近天线，以研制出具有高度灵活性、开放新的新一代无线通信系统。可以说这种电台是可用软件控制和再定义的电台。选用不同的软件模块即可，这在通信（尤其是在移动通信）领域有着迫切的需要和广阔的应用前景。软件无线电突破了传统的无线电台以功能单一、可扩展性差的硬件为核心的设计局限性，强调以开放性的硬件为通用平台，尽可能地用可升级、可重配置的应用软件来实现各种无线电功能的设计新思路。软件无线电是近年来随着微电子及计算机技术高速发展而产生的一种新的无线电技术，相对于传统的基于ASIC的无线技术，它具有许多优越性。软件无线电的核心概念是随着大规模集成电路技术的不断进步，芯片处理速度不断提高，而使得在DSP芯片或是通用CPU芯片平[1]台上，利用软件来完成以前ASIC实现的多种数字信号处理功能。软件无线电主要包括三个部分：一是对天线接收信号作的射频前端处理，二是高速模数转换（A/D），三是数字部分的信号处理，见图1-1。1 电子科技大学工程硕士论文射频前端处理A/D数字信号处理图1-1软件无线电数字接收机三大主要部分理想的软件无线电要求在天线处进行数字化，由于技术的局限性和成本的考虑，理想的软件无线电还没有在商业系统中得到充分发展，但是，人们普遍认为软件无线电将使无线通信甚至整个无线电领域发生重大变革，推动电子信息技术[2]的快速发展。1.2软件无线电的发展概况及基本结构1.2.1软件无线电的发展概况软件无线电是无线通信领域的一次重大的变革,于1992年5月首次由美国MILTRE公司的JoeMitola作为军事技术相关概念提出，指的是可重新编程或者可重构类型的无线电系统，至今世界各国已经投入了大量的人力物力进行了深入的研究和实验。目前人们对于软件无线电的研究日趋深入细致，理论上已基本成熟，正在进行各种应用的具体事件。美国研制出的基于数字信号处理器、软件可编程、模块化、多频段、多模块、并具有波形重新配置能力的电台Speakeasy（易通话）可作为软件无线电发展现状的代表，易通话电台工作频段为2MHz-2GHz，利用可编程处理技术，计划与几种电台兼容，具备AM、FM、PM以及各种数字调制解调方式，覆盖HF、VHF、UHF频段，含有许多无线电台特定的调制和专用的软件模块，[3]还可以作各种不同模式电台之间中继转发电台。目前，世界范围内的软件无线电的研究进展情况很不平衡，美国和欧洲处于领先地位。下面就软件无线电发展动态与主要的研究计划作一些介绍。（1）美国：美国是软件无线电技术的发源地，起步较早，目前处于领先位置。较著名的包括易通话工程（Speakeasyproject）、联合战术无线电系统（JTRS）等。Speakeasy是由美国军方资助的软件无线电项目，目前是研究基于软件无线2 第一章绪论电技术的下一代天线通信系统，以替代海、陆、空三军现有的种类繁多的无线通信系统。具体分两个阶段实施，第一阶段已经完成，并于1994年为政府代表演示了样机的初步性能，该阶段的目标是研制一套基于软件无线电的无线通信系统（电[4]台），能够产生和处理超过15种的现役军事电台的信号，它可以同时处理四种信号波形，最多实现与四个不同类型的电台进行同时通信，电台的功率不超过10W。第二阶段的研究计划是扩展该系统的功能，使其能够处理多达32种波形的信号，具有跳频、直接序列扩频等抗干扰措施。每个电台包括6个信道（4个可编程信道、1个GPS接收信道和1个蜂窝电话信道）总功率不超过60W。联合战术无线电系统具有深厚的军方背景，由Rockwell公司具体负责研制。该系统不仅仅是一种无线通信系统，也是未来士兵使用无线通信设备方式的一种革命。它力求通过电台的形式提供给士兵访问所有通信频段的能力。在整个战争的战术这个层面上得到与以前完全不一样的可操作平台（2）欧洲：欧洲队软件无线电的研究主要集中在第三代移动通信系统中应用研究。彩虹计划（RAINBOW）是比较出名的软件无线电研究计划之一。其目的是研制一种通用移动通信系统（UMTS）的基本接入结构，该结构不仅能够与宽带综合业务数字网兼容，还能实现控制层移动进程所需要的智能网（IN）业务，可以解决不同的新型无线接入技术发展带来的问题。对于现在移动通信系统的向下一代通信系统的过渡提供了强有力的技术支持。（3）日韩：日本和韩国都是十分重视软件无线电技术的研究，力求在下一无线通信技术上走在其他亚洲国家的前面。为此，韩国与美国合资成立了AIRCOM公司，并成功的推出了基于软件无线电的基战。日本近年来也加大了软件无线电的研发力度，日本和美国于2002年2月签署了一份谅解备忘录，以进行软件无线电系统的联合开发。日本希望通过和美国的合作研究，提高本国的军用战术无线电的能力。如果该计划成功，日本的陆上自卫队、航空自卫队和海上自卫队都将使用软件无线电，这样可以增强双方的血通性。（4）中国：目前国内也有许多单位正在发展软件无线电相关的研究，并且取得了一定的成绩。十五计划“软件无线电电台”就是一个由中电7所、电子科技大学、西安电子科技大学等多家科研单位来来联合实施的一个典型的软件无线电项目。同时，我国也将软件无线电纳入了“863”计划，许多高校、科研机构都投入了大量人力、物力来研究，目前尚处于实验室研究阶段。北京信威通信技术股份3 电子科技大学工程硕士论文有限公司已利用软件无线电技术和智能天线技术研制出了时分码分多址（SCDMA）基站及相应的通信系统。在我国的大唐公司向国际电信联盟（ITU）提交并被采纳的第三代移动通信标准中，提出了利用软件无线电技术完成设计的观点，可以说软件无线电是TD-SCDMA技术的核心技术之一，这标志着我国对软件无线电的研究应用到了一个新阶段，总的来说，目前人们对软件无线电的研究日趋深入细致，理论上已基本成熟，正在进行各种应用的具体实践。人们已经提出一些解决关键元器件的方法，目前已出现了大量的数字中频产品。但有些问题还将继续研究，例如在移动通信中，多频带系统中所需的双工问题，手持式软件无线电设备要小而轻、电池寿命要长、费用要低等软件无线电工程化所带来的一些具体问题。（5）未来：由于软件无线电具有现有无线通信体制所不具备的许多优点，因此它有着广泛的应用前景，目前，软件无线电在国内外得到迅速发展，美国国[5]防部已完成“Speakeasy计划”二期工程，并在电子战领域应用；欧共体的ACTSFIRST项目和美国RUTGERS大学分别进行了软件无线电应用于第三代移动通信系统的研究；我国也将软件无线电技术纳入了国家“863”高科技发展计划，目前我国正在研究开发的第二代同步轨道航天测控设备方案的核心就是引入软件无线电技术。随着无线网络的发展，各种无线通信体系结构和设计规范不断出现。未来的无缝多模式网络要求无线电终端和基站具有灵活的RF频段、信道接入模式、数据速率和应用功能。软件无线电可以通过灵活的应变能力。提高业务质量；同时可以简化硬件组成，快速适应新出现标准和管理方式。1.2.1软件无线电的基本结构1．宽带/多频段天线与RF模块宽带/多频段天线与RF模块式软件无线电不可替代的硬件出入口。软件无线电要求能覆盖所有频段，能用程序控制方法对其功能及参数进行设置。可采用智能化天线技术。智能天线也称自适应阵列天线，有天线阵、波束形成网络、波束形成算法三部分组成。它通过满足某种准则算法调节各阵元信号的加权幅度和相位，进而调节天线阵列的方向图形状，来达到增加所需信号，抑制干扰信号的目的。智能天[6]线也可以用空分复用（SDMA）的概念加以解释，即利用信号入射方向上的差别，将同频率、同时隙的信号区分开来，从而达到成倍扩展通信系统容量的目的。智4 第一章绪论能天线具有抑制噪声、自动跟踪信号、采用智能化时空处理算法形成数字波束等功能。目前，智能天线技术日趋完善，中国电信科学研究院信威公司已推出带智能天线的同步CDMA系统，美国麦得威通信公司的智能天线也开始投放市场。射频部分包括预放大和功率数出两部分，射频发射机和接收机，由通用平台和多个射频发射机模块组成，其工作频带应足够宽，并采用数字频率合成技术设置，对每种标准应能够多载波工作。发射机包括多只搞功率放大器，要求具有高线性。2．模数转换部分数字化是软件无线电的基础，模拟信号必须经过采样转化成数字信号才能用软件进行处理，软件无线电体系结构的一个重要特点就是将A/D和D/A尽量靠近射频前段。A/D和D/A器件在软件无线电的位置非常关键，它直接反映了软件无线电系统的软件化可操作程度，为减少模拟环节及适应错综复杂的电磁环境，要求A/D器件具有适中的采样频率、较高的工作速度、较宽的工作带宽和较大的动态范围。在设计无线电系统时，选择模数器件依据的性能指标有：信噪比、转换灵敏度、无散杂动态范围、非线性误差、互调失真、全功率模拟输入带宽等。A/D器件性能的局限及采样的引入的频谱混叠、量化误差等，会对软件无线电的性能产生不良影响，但是这种影响尚缺乏定量分析。3．高速数字信号处理器DSP是软件无线电必须的基本器件，使其灵魂和核心所在。系统在射频或中频（IF）对接收信号进行数字化处理，通过软件编程灵活地实现宽带数字滤波、直接数字频率合成、数字上下变频、调制解调、差错编码、信令控制、信源编码几加解密功能。接收时，来自天线信号经过RF处理和变换，由宽带A/D数字化，然后通过可编程DSP模块进行所需的各种信号处理，处理后的数据信号送至多功能用户终端。发送时，通过类似接收信号处理流程的逆过程将数据通过天线发射出去，可见，软件无线电的灵活性、开放性、兼容性等特点。1.2.3软件无线电的特点软件无线电主要有以下几个特点：1．开放性软件无线电由于采用了标准化、模块化的结构，只需修改或更换相应的软件及可扩展它的功能而不改变硬件结构，而且它的硬件是模块化、标准化的，可以5 电子科技大学工程硕士论文方便的不断更新换代。2．灵活性软件无线电可以通过增加软件模块，很容易增加新的功能。可以与其他人和电台进行通信，并可以作为其他电台的射频中继。可以通过无线加载来改变软件模块或更新软件。3．兼容性软件无线电可与不同频段、不同调制方式、不同信号波形的各种电台进行通信。与旧体制电台兼容，这样，既延长了旧体制电台的使用寿命，也保证了软件无线电本身有很长的生命周期。4．经济性软件无线电台的功能强弱、成本大小可以根据需要灵活掌握。而且，在新老[7]电台交替中，老电台依旧可以发挥作用，可大大节约成本经费。1.3数字接收机发展历程数字接收机是将输入信号直接进行A/D变换、数字下变频（DDC）、数据存储，[8]再进行数字信号处理的接收机。与模拟接收机相比，它具有三个优点：1．不存在模拟电路中的温度飘移、增益变化或直流电平漂移等现象，具有很好的稳定性，因而不需要采用过多的校正技术。2．结果能够长期保存，信息损失小，因此能够多次处理数字化的数据，并从中提取所需要的信息。3．后续数字信号处理的算法灵活多样，有非常好的测量效果。数字接收机的发展大致分为三个阶段：第一阶段是基于基带数字化处理的方法，单信号的频率和相位等精细信息丢失，仍需与其他模拟接收机同时协调工作。第二阶段，随着ADC和DSP的飞速发展，数字化接收在80年代进入了中频数字处理阶段。在外差式接收机输出中频结果上进行A/D变换，使信号的幅度、相位等精细信息都被记录储存，便于现代信号处理方法的使用。接收信号经射频前端放大后与本振混频产生中频信号，对中频信号经A/D变换，并进行数字正交下变频处理，最终输出数字基带信号。6 第一章绪论第三阶段的发展方向，总的说来是结合新出现的高速数字信号处理器件，使用更多成熟的数字信号处理方法，在高速FPGA，DSP器件上实现多速率信号处理，带通信号处理等方法。千兆赫兹AD变换器的问世，上千MIPS的DSP不断出现，以及通信业中软件无线电系统的成功应用，宽带、数字化、实时信号处理已经成为电子业界的热点。美国海军实验室的实验系统将瞬时监视带宽提高到500MHz，[7]采用模拟正交双通道采样，经快速存储后由高速专用IFFT芯片处理，在频域内提取信号参数。由于器件原因，该接收机采集处理方式是按照门限开时窗处理，不能实现实时全概率接收。具有1GHz瞬时带宽的宽带数字接收机是目前研究的热点，以此为基础可以开发出具有更宽瞬时带宽的数字接收机。1.4项目背景及主要工作1.4.1项目的应用背景及研究目的无论是窄带数字接收机还是宽带数字接收机，它们都是软件无线电的思想。应用的领域非常广泛。首先典型应用是民用移动通信的数字接收和军事通信的数字接收，还有电子战、雷达以及信息化加电产品等。1．在移动通信中的应用在该领域中的应用基本是有源接收的应用。第三代移动通信中如欧洲的FIRST[8]（FlexibleIntegratedRadioSystemsTechnology）计划中设计多频多模可编程手机（可兼容GSM、DCS1800、WCDMA、现有的大多数模拟体制）中使用了数字接收的技术。我国的基于软件无线电技术和智能天线技术的第三代移动通信系统方案（标准）TD-SCDMA中的移动基站及其手机均采用数字接收技术。2．电子战中的应用电子战系统用来保护军事资源免遭敌方威胁，可以是有源的（表示通过发射脉冲或连续波或其他信号，再接收带有其它信息的该信号的方式叫做有源接收或者直接发射用于干扰的信号源），如激光、隐性、箔条等；可以是无源的（表示直接接收感兴趣频段的信号，并加以检测的方式）如：声纳、侦察通信和各种PCL（无源定位）雷达等。随着现代雷达系统对接收机的要求越来越高，模拟雷达接收机已无法适应现代战争快速准确环境是适应力强等诸多要求，由于模拟接收机只利用了雷达信号的外部特征信息，脉冲信号的信息利用率低，测量精度高。而现代雷达信号时、7 电子科技大学工程硕士论文频域变化多，参数变化范围大，速度快，信号波形复杂（主要是脉内波形），其脉冲的外部特征已变得模糊不清。而数字化接收机由于采用数字信号处理技术，因此不存在模拟电路中的温度漂移、增益变化或直流电平飘移等现象，所以具有更好的稳定性，它能够有效地解决现代雷达信号的识别问题。另一方面，由于传统的正交化是通过模拟移相器移相度实现的，受模拟电路性能的限制其并不能达到完全的正交，同时还存在幅度的不一致性，且调教十分困难，正交性和幅度对称性不佳体现为镜频抑制比低，而采用数字中频接收机，由于接收机中采用了软件编程和数字技术，使得产品灵活性高，通用性强，对环境适应性强，性能更稳定，一致性和生产性更好。因此数字接收机越来越成为电子战系统发展趋势。一般软件化电子战侦察接收机的一个主要缺点是同时多信号处理能力比较弱,同一时刻只能处理一个信号。对多信号的处理只能采用流水作业的办法进行时分[9]处理,这对电磁环境越来越复杂的信息化战场是不适应的。通常有两种解决方法：1、采用多台接收机并行工作,这显然会增加系统的复杂度、提高系统成本；2、多信道并行处理,增加单台接收机的处理容量，这种多信道并行处理结构虽然能解决多信号的同时处理问题,但它是以增加信号处理的复杂度、提高成本来换取的。基于多相滤波的数字信道化接收机在通信类电子战中对跳频信号的快速搜索以及雷达对抗中对捷变频雷达信号的全概率截获等表现出很高的潜在研究和应用价值。对基于多相滤波的数字信道化技术进行算法的研究和系统的软件实现，是本文的研究目的。1.4.2本文的主要工作本文的主要工作是研究基于多相滤波结构的信道化接收机的数学模型和功能的仿真验证，对宽带数字下变频中滤波器设计和基于多相滤波的信道化处理进行了系统的研究。本文的主要内容安排如下：1．第一章，首先论述了软件无线电在国内外的通信和在电子战领域中的发展情况，然后给出本文的课题背景，最后简要归纳了本文的研究工作和主要内容。2．第二章，研究了软件无线电的基础理论，如：信号采样理论、软件无线电的理论基础-多速率信号处理、软件无线电的数字信号正交变换理论。3．第三章，首先介绍了目前软件无线电常用到的接收机结构，基于本课题具体的研究背景下，比较和分析如果选用基于单通道软件无线电接收机模型或并行8 第一章绪论多通道接收机数学模型所带来的不便，在此基础上详细地分析选用基于多相滤波的信道化接收机的优势所在。其中对多相滤波的信道化理论进行分析讨论。阐述了多相滤波的原理以及它的应用价值。4．第四章，结合二、三章的软件无线电理论基础和具体实际工程需要，从系统指标、系统背景等方面分析系统需要，介绍了整个系统的结构。并作了详细的模块化设计即：将系统分成两大基础模块，分别进行了Matlab的仿真验证。5．第五章，类似于第四章中的对系统的模块划分形式，即：数字下变频模块和多相滤波信道化模块，并在这两大基础模块之中再进行更小的划分，最后分别介绍系统各小模块的FPGA实现。6．第六章，给出了系统的功能测试结果，验证了关于本论文中的关于中频数字接收机方案设计的可行性。7．总结了本文的主要工作，对本文进行了简要地回顾和概述性总结。9 电子科技大学工程硕士论文第二章软件无线电理论基础2.1引言软件无线电是一种以现代通信理论为基础，以数字信号处理为核心，以微电子技术为支撑的新的无线通信体系结构。对于各类数字接收机，无论是在中频端还是射频端对模拟输入信号进行数字化，都要考虑根据模拟信号的特点，如模拟信号的载频，模拟信号的输入带宽等，选择合适的采样频率，信号的采样频率的选择要根据信号采样理论。本章主要介绍信号采样理论、数字混频正交变换、多数率信号处理的基本理论。2.2信号采样理论中频数字化要求使用ADC对模拟中频信号进行采样，将其变化为适合于数字信号处理器或是计算机处理的数据流，然后通过软件完成各种功能。所以，中频数字化接收机的首要问题是对模拟信号的采样，这里涉及到两个重要的采样定理。另外，因为接收机是在几百倍MHz以上的中频直接采样，一般采用欠采样技术，欠采样依据的是带通采样定理，相对于Nyquist采样定理而言，它是可以使数字接[10]受的采样率降低最低限度。2.2.1低通采样定理Nyquist采样定理：一个频率带限信号xt,其频带限制在0,f内，如果以不H小于ff2的采样速率对xt进行等间隔采样，得到时间离散的采样信号sHxnxnTs（其中Tfss1/称为采样间隔），则原信号xt将被所得到的采样值xn完全确定。上述Nyquist采样定理告诉我们，只要满足这个采样定理，就能避免频谱混叠现象发生，所得到的离散采样值就能准确地确定原信号。该定理的意义在于，时间上连续的模拟信号可以用时间上离散的采样值来取代，这样就为模拟信号的数字化处理奠定了理论基础。但是，Nyquist采样定理只讨论了频谱分布在0,f上H的基带信号的采样问题，如果对频率分布在某一有限频带ff,的带通信号进行LH10 第二章软件无线电理论基础采样，虽然同样可以根据Nyquist采样定理按ff2的采样速率来进行，但是当sHfHfHfL，也就是当信号的最高频率远远大于其信号带宽时，如果仍按Nyquist采样率来采样的话，则采样频率会很高，以致很难实现，或者后端处理的速度也满足不了要求。2.2.2带通采样定理Nyquist采样定理只讨论了其频谱分布在0,f上的基带信号的采样问题，如H果对于频率分布在某一有限频带ff,的带通信号进行采样，虽然同样可以根据LHNyquist采样定理按ff2的采样速率来进行，但是当fff，也就是sHHHL当信号的最高频率远远大于信号带宽时，则会引入一下问题：（1）高速ADC器件难以实现；（2）由采样孔径抖动造成的信噪比恶化严重；（3）ADC速率过高，对数字信号处理速度要求高，实时处理困难。由于以上问题，一般很难进行Nyquist采样。由于带通信号本身的宽带并不一定很宽，所以自然会想到能不能采用比Nyquist采样率更低的速率采样，而依然能正确地恢复原始信号xt?这就是带通采样需要解决的问题。带通采样定理：设一个频率带限信号xt，其频带限制在ff,内，如果采LH样频率f满足：s2ffLHf(2-1)s21n式中，n取能满足f2ff的最大正整数0,1,2,，则用f进行等间sHLs隔采样所得到的信号采样值xnT能准确地确定原信号xt。s公式2-1用带通信号的中心频率f和频带宽度B也可表示为：04f0f(2-2)s21nffLH其中，f，n取能满足fB2（B为频带宽度）的最大正整数。0s2显然，当ff/2,Bf时，取n0，式2-2就是Nyquist采样定理。0HH带通采样定理表明，对带通信号而言，可按远低于2倍信号最高频率的采样频率来进行采样，采样率可大大降低，减少后端数据处理的工作量,提高处理效率，中频数字接收机也易于实现。11 电子科技大学工程硕士论文带通信号采样定理表明：对带通信号而言，可按远低于两倍信号最高频率的[11]采样率来进行采样。采样率的选择需要注意以下几点：（1）ADC前的抗混叠滤波器工程上易实现；（2）采样频率的容许偏离足够大。便于采样时钟的实现；（3）采样后所需信号频谱的保护带宽足够大，以便于滤波器的实现。带通采样定理的应用，大大降低了软件无线电所需的射频采样速率，因而也大大降低了对ADC和DSP的要求。带通采样也称为欠采样，一般把采样频率低于两倍信号最高频率的采样称欠采样。反之，把采样频率高于两倍信号最高频率的采样称为过采样。毫无例外，射频信号传输的均是带通信号，任何接收机的中频信号也还是带通信号，接收机数字化在愈来愈高的中频上进行，故数字中频接收机、通信接收机、导航定位接收机、雷达接收机、电子侦察接收机等都可运用带通采样定理对模拟信号进行采样，将其数字化。值得指出的是，带通采样定理使用的前提条件是：只允许在一个频带上存在信号，而不允许在不同的频带上同时存在信号，否则将会引起信号混叠。另外，上述的频带宽度B不仅只限于某一信号的带宽，这里的B应理解为处理带宽，在这一处理带宽内可以同时存在多个信号。2.3软件无线电中数字信号正交变换理论所谓数字混频正交变换实际上就是先对模拟信号xt通过A/D采样数字化后形成数字序列xn，然后与两个正交本振序列cosn和sinn相乘，再通过00数字低通滤波来实现，如图2-1。cos0nIxn数字低通滤波xtA/D数字低通滤波Qsin0n图2-1数字混频正交变换框图如图2-1所示，接收机的输入一般是单信道的，因此可以认为输入数据是实数而不是复数。为使讨论简化，我们来考虑下面的输入信号x(t)a(t)cos(2ft(t))0（2-3）12 第二章软件无线电理论基础按采样频率f对其进行采样，得到的采样序列为xnancosnn，其s0中，2ff经正交混频解调和低通滤波，I路输出零中频信号为：00I(n)a(n)cos(n)（2-4）Q路输出零中频信号为：Q(n)a(n)sin(n)（2-5）0I路和Q路输出相位相差90，由于这两个输出可以组合成一个复数形式I(n)+jQ(n)a(n)[cos(n)jsin(n)]j(n)a(n)e（2-6）因此，常常将组合输出看作是复数。由框图我们可以很容易看出，数字化后，I路和Q路的结构和硬件定律是完全一致的，也就是要用较多的硬件来实现这种I-Q信道变换，那么，这种变换有些什[12]么好处呢？这主要体现在以下几点：1可以处理的输入信号的带宽可以提高一倍，这一点可以从时域和频域两个方面获得解释。在时域中，如果采样频率为f，则当达到最高输入频率时，必须s要在一个周期内获得两个采样样本以满足奈奎斯特采样定理，所以最高的输入频率为f2.这时如果还有一个Q信道，则将采集到多于两个样本，所以最高输入频s率可以扩展到f。从频域来说，如果输入是实数，则输出具有正频率分量和负频s率分量，非模糊的最高频率为f2。而对于复数来说则没有负频率分量，所以高s输入频率可以扩展到fs2I-Q信道变换中保留了幅度信息，如果用模拟接收机对实数进行单信道处理的话，幅度信息需要通过视频检波器得到恢复，视频检波器中有一个低通滤波器对射频纹波进行平滑输出才能得到所需的幅度信息。在框图中所示的I-Q信道中，一种显而易见的方法是通过以下关系：22a(n)a(n)cos(n)+a(n)sin(n)（2-7）如果只存在一个信号，根据该等式决定的幅度值a(n)对每一个采样值来说是一个常数，如果幅度发生变化，则可以说这个信号是幅度调制的；如果在电子战接收机中，可以认为是同时还存在其它的信号。这样，从I-Q信道的输出中，我们或者能够得到一个信号的幅度，或能够检测出同时存在多个信号的情况。13 电子科技大学工程硕士论文2.4软件无线电理论基础-多速率信号处理软件无线电所基于的最基本的理论是带通采样定理，而且在前置窄带滤波器的配合下，采用几个有限的采样频率就能实现对整个工作频带内的射频信号进行直接采样数字化，然后通过软件或信号处理算法完成对各种类型或是各种调制样式信号的解调、处理功能。带通采样定理的应用大大降低了所需的射频采样速率，为后面的实时处理奠定了基础。但是从对软件无线电的要求来看，带通采样的带宽应该越宽越好，这样对不同的信号会有更好的适应性，而且根据前面讨论知道采样速率越高，在相同的工作频率范围内所需的“盲区”采样频率数量就越少，有利于简化系统设计；另外当对于一个频率很高的射频信号采样时，如果采样频率去太低对提高采样量化的信噪比是不利的。所以在可能的情况下，带通采样速[13]率应该尽可能地选得高一些，使瞬时采样带宽尽可能地宽。但是随着采样速率的提高带来另外一个问题就是采样后的数据流速率很高，导致后续的信号处理速度跟不上，特别是对有些同步解调算法，其计算量大，如果其数据吞吐率太高是很难满足实时性要求的，所以很有必要对A/D后的数据流进行降速处理，那么是否有可能进行降速呢？回答是肯定的，这就是我们下一节所要讲到的内容。2.4.1整数倍抽取随着采样率提高带来了另一个问题就是采样后的数据流速率很高，导致后继的信号处理速度跟不上，所以很有必要对A/D后的数据流进行降速处理，这就是我们一下将要讲的整数倍抽取。所谓的整数倍抽取是指把原来采样序列xn每隔D-1个数据取一个，以形成一个新序列xm，即：DxDmxmD（2-8）式中，D为正整数，抽取过程如图2-2所示，抽取器用的符号表示则如图2-3所示。14 第二章软件无线电理论基础X(n)0123456nX(m)D0123m图2-2整数倍抽取D=3xnxmD↓D图2-3抽取器的符号表示很显然如果xn序列的采样频率为f,则其无模糊带宽为f/2。当以D倍抽取ss率对xn进行抽取后得到的抽取序列xm之取样率为f/D，其无模糊带宽为Dsf/2D，当X(n)含有大于f/2D的频率分量时，xm就必然产生频率谱混叠，ssD导致从xm中无法恢复xn中小于f/2D的频率分量信号。Ds原序列x(n)经抽取后的新序列xm的表达式为：DxDnxnDxnnkD（2-9）k其离散傅立叶变换为：D1j1j(-2)x(e)x[eD]DD0（2-10）j有上式可知，抽取后的序列的频谱（离散傅里叶变换）xe为抽取前原序Djj列之频谱xex(e)经频移和D倍展宽后的D个频谱的叠加和。如图2-4给出了抽取前后的频谱结构变化图。15 电子科技大学工程硕士论文jwX(e)-202j(-2)DX(e)-202jwX(e)D-202图2-4抽取前后的频谱结构（混叠）由图可知，抽取后的频谱xm产生了严重混叠，是得从xm中无法恢复DDj出xe中感兴趣的信号频谱分量。但是，如果首先用一数字滤波波器（滤波器带jj宽D）对xe进行滤波，使xe中只含有小于D的频率分量，再进行D[14]倍抽取，则抽取后的信号频谱就不会发发生混叠，如下图2-5所示，图2-5抽取前后的频谱（无混叠）jj这样，xe中的频率成分与x(e)中的频率成分一一对应的。或者说Djjjx(e)可以准确地表示x(e)中小于Df的频率分量。所以这时对xe的DDj处理等同对xe的处理，但前者的数据流只是后者的1D，大大降低了对后面处理的速度要求。通过上面的分析可以得到一个完整的D倍抽取器结构如图2-6所示，图中jH(e)为其宽带小于D的低通滤波器。LP16 第二章软件无线电理论基础图2-6D倍抽取实现框图2.4.2采样率的变化性质本节将通过信号流图的形式不加证明地给出有关取样率变换的性质，如图2-71所示，图中z表示单位延迟，代表乘法器，D代表内插算子，左右信号流图是对等的，这些性质对于开展多速率信号处理理论在软件无线电中的应用研究具有重要作用，我们应该对图中给出的这些性质加以仔细领会，它在第三章讨论软件无线电数学模型时非常有用，由于这些性质是下显而易见的，在这里我们就不做推导，在第三章的讨论中有时将会看见这些对等关系的出现，届时我们将不加[15]以说明地予以使用。y(m)x(n)y(m)x(n)-1-D↓DZZ↓Dy(m)x(n)y(m)x(n)-1-I/DZ↓D↓DZy(m)x(n)x(n)y(m)↓D↓D(n)↓D(n)y(m)x(n)x(n)y(m)↓D↓D(m)↑D(m)图2-7抽取器的对等关系2.5本章小结本章首先介绍了采样理论：包括基本采样理论和带通采样理论。采样理论表示连续模拟信号变为数字信号时，为了使变换后的信号不失真且变换后的数字信号包含所有输入信息，输入信号频率与采样频率必须满足一定的要求。在带通采17 电子科技大学工程硕士论文样时，为使采样后的信号在频谱域不会造成重叠、信号失真现象，因此需要满足其特定的要求，满足带通采样。后面部分的内容中分别阐述了数字化中频接收机数字化处理的基础理论，包括：数字混频正交交换以及多速率信号处理的理论。所谓数字混频正交变换实际上就是先对模拟信号xt通过A/D采样数字化后形成数字序列xn，然后与两个正交本振序列cosn和sinn相乘，通过数字低00通滤波来实现。而多速率信号处理这小节简要的选择两小点加以讨论：整数倍抽取和采样率的变换性质。这些理论是非常重要的，是数字化中频接收机从方案设计到具体实现的理论基础。18 第三章数字化中频接收机系统结构第三章数字化中频接收机系统结构3.1引言软件无线电数学模型是对软件无线电进行理论分析、工程设计以及专用集成电路设计的基础和前提，也是深入理解软件无线电概念，形成系统性理论框架的最佳途径，我们知道，软件无线电主要有接收机和发射机两大部分组成，而接收机相对较复杂，涉及的内容多，且本文仅仅研究是接收机部分。3.2软件无线电中的数字接收机软件无线电中的数字接收机主要由三大部分第一部分是对从天线接收下来的射频信号进行处理，第二部分是高速的模数转换（A/D），最后是数字部分的信号处理单元，如下图3-1所示。射频前端处理A/D数字信号处理图3-1软件无线电数字接收机三大主要部分基于软件无线电的思想基于软件无线电的思想，应尽量简化射频端的处理，让A/D转换尽可能地靠近天线去完成模拟信号的数字化，用尽可能多的软件去对数字信号进行处理，实现各种功能和指标。所以在本章中首先介绍软件无线电接收机的数学模型，主要包括单通道软件无线电接收机数学模型、并行多通道软件无线电接收机数学模型和多相滤波的信道化软件无线电接收机数学模型三部分内容。3.2.1单通道软件无线电接收机所谓单通道软件无线电接收机是指这种接收机在同一时刻只能接受所选择的19 电子科技大学工程硕士论文[17]一个信道的信号进行接受解调分析，不能同时接收多个信号。任何一种调制形式的信号xn均可表示为：x()nan()cos0n()nIn()cos(0n)Qn()sin(0n)（3-1）式中，an、n分别为信号的幅度调制分量和相位调制分量，为信号载频。0如果将表达式3-1中的后面部分单独的表示成表达式3-2的形式，则我们叫这个表达式为信号xn的正交分量表示。xnIncosnQnsinn（3-2）00式中，Inancosn、Qnansinn分别称为信号的同相分量和正交分量，由于载频不含信息，所以对信号进行接收解调的目的实际上就是提取这0两个分量。通过对单通道软件无线电接收机定义的理解，也就是：在同一时刻只能对所选择的一个中心频点上的信号进行解调分析。可得到如下图3-2所示的关于软件无线电单通道接收机的结构框图。I(m)H(w)D中频信号瞬时A/Dcos(wn)特征0Q(m)提取H(w)Dsin(wn)0图3-2软件无线电单通道接收机结构从图3-2可知，A/D转换后的数字信号，在进行数字下变频时，数字混频中cos(wn)和sin(wn)这两个信号可看作本振信号，其决定了中心频率为w的待处理000信号下变频到基带进行处理。这说明了单通道软件无线电数字接收机的一个重要缺点：不能同时接收多个频点的信号，因此其截获概率很低。但该接收机是最基本的接收处理结构，可以构成并行处理系统，即用多台单通道接收机，每个工作在不同的频点上，实现同时处理多个频点信号的目的，也可以在单通道结构上进行扩展，形成并行多通道接收结构，同时处理多个信号。关于这部分我们将在下一小节：并行多通道软件无线电接收机中详细介绍。20 第三章数字化中频接收机系统结构3.2.2并行多通道软件无线电接收机并行多通道接收机是为了改善单通道接收机只能对所选择的一个信道的信号进行解调分析的问题而设计。它的数学模型是通过多个并联的单通道接收机来实现。其结构框图如下图3-3所示：w0数字下变频与数字信号处理w1数字下变频与f综合射频前端0数字信号处理A/D显示处理控制w数字下变频与L1数字信号处理图3-3多通道并行处理接收机每个通道的数字本振工作在不同的频点n0,1,2L1，实现对不同中n心频率信号的接收处理，这种并行多通道接收机组成原理简单也易于实现。但受到通道数的限制，目前AD公司已经在单片接收机上实现了6通道并行接收，如AD6654。但通道数更多时则在体积和经济上面临很大困难。3.2.3多相滤波器组信道化接收机一般软件化电子战侦察接收机的一个主要缺点是同时多信号处理能力比较弱,同一时刻只能处理一个信号。对多信号的处理只能采用流水作业的办法进行时分处理,这对电磁环境越来越复杂的信息化战场是不适应的在前面的小结中，讨论了单通道软件无线电数字接收机，其缺点是不能同时处理多个信号，虽然可以采用多台接收机并行工作，但这样增加了系统的复杂度，提高系统成本。而多通道并行处理的结构，虽然通过增加单台接收机的处理容量，设置不同的数字下变频器的本振频率可以实现多信道的同时处理问题，但这是以增加信号处理的复杂度，提高成本来换取的，而且，在实现宽带信号全概率侦收时，信道数量非常巨大，使得系统工程实现非常困难。基于多相滤波器组的信道化接收机可以很好地解决这个问题，这种结构有助于降低复杂度，提高实时处理能力，特别是提高全概率截获能力。不仅仅如此，它还具有很高的研究价值和广阔的应用前景，尤其是用于通信电子战中的对跳频信号的快速搜索以及雷达对抗中对捷变频雷达信号的全概率截获等都具有很高的21 电子科技大学工程硕士论文潜在应用价值，在不久的将来，这种基于多相滤波的软件信道化接收机将是未来综合电子战接收机的发展主流。鉴于以上的种种优势，在下一节中将详细介绍其相关理论和结构模型。3.3基于多相滤波的信道化接收机理论分析3.3.1多相滤波的原理1．整数倍抽取的多相表示多相表示在多抽样率信号处理中是一种基本方法。使用它可以在实现整数倍和分数倍抽取时提高计算效率，在实现滤波器组时非常有用。多相表示亦称多相[18]分解。它是指将数字滤波器的转移函数Hz分解成若干个不同相位的组。数字滤波器大多采用FIR滤波，一方面是因为它是绝对稳定的，并且很容易做成线性相位，另一方面是容易实现高效结构。在FIR滤波器中，转移函数为：N1nHzhnz(3-3)n0式中N为滤波器长度。将冲激响应hn按下列的排列分成D个组，并设N为D的整倍数，即NDQ/，Q为整数，则：0DQD1Hzh0zhDz...hQ1Dz1D1Q1D1h1zhD1z...hQ1D1z(3-4).........D12D1Q1DD1hD1zh2D1z...hQ1DD1zQ1Q1Q1Dn1DnD1DnhnD0zzhnD1z...zhnDD1zn0n0n0令Q1nDDEzkhnDkz,k0,1,...D1（3-5）n0则转移函数为：D1kDHzzEzkk0(3-6)22 第三章数字化中频接收机系统结构DEzk称为Hz的多相分量，上式（3-6）称为转移函数Hz的多相表示。其对应的网络结构如图3-4所示。xnT11ynT11DEz011zDEz11xnT11ynT111Hzz11zDEzD11图3-4滤波器的多相分解jw将式（3-6）中的z换成e，则D1jwjwkjwDHeeEekk0(3-7)jwk式（3-7）中e表示不同的kk=0,1,2D-1具有不同的相位，所以称为多相滤波结构。多相滤波的实质可以看作按相位均分的关系把数字滤波器的转移函数Hz分解成若干个不同相位的组，形成多个分支，在每个分支上实现滤波。这样做的目的就是用其分支上阶数较少的滤波来实现原来阶数很大的Hz的滤波。这样做的意义在于工程上易于实现，能高效的进行实时信号的处理。以下为将多相结构应用到整数倍抽取器中的多相结构形式。2．整数倍抽取器的多相结构多相滤波结构的重要应用之一是在输出被抽取的滤波器的实现上，图3-5为带抽取器的FIR滤波结构，图3-6则是图3-5的多相滤波结构。xnynHzD图3-5带抽取器的FIR滤波23 电子科技大学工程硕士论文xnynDEz0Dz1DEz1z1z1DEzD1图3-6抽取器的多相滤波结构根据抽取器的等效关系，可以得到图3-7的高效结构。xnynDEz0z1DEz1z1z1DEzD1图3-7抽取器多相滤波的高效结构上图3-7的结构在很多信号处理过程中都能用到，本文采用的基于多相滤波的数字信道化处理也用到此高效结构。它的意义是滤波在降速后进行，这很大程度[19]的降低了对硬件处理速度的要求，提高了实时处理能力。3.3.2均匀滤波器组信道化所谓滤波器组是指具有一个共同输入信号或一个共同输出信号的一组滤波器，如图3-8。24 第三章数字化中频接收机系统结构snyn0sn0hn0hn0yn1sn1hn1hn1ynK1snK1ynhnK1hnK1图3-8（a）图3-8（b）数字滤波器组作信道化的原理是：图3-8（a）结构中，K个滤波器把宽带的输入信号sn分成若干个（K个）子频带信号输出yn,k=0,1,K-1,yn是窄kk频带信号。若这个滤波器组的第k个通道的冲激响应函数hn与第0通道的滤波器冲激k响应hn关系如下：02jknhnhneK(3-8)k0式中k=0,1,…,K1，则称这个滤波器组为均匀滤波器组。即这个滤波器组均匀的把宽带信号划分成了K个窄带信号，实现了对信道的划分。其中第0通道的滤波器为低通滤波器，其余通道的滤波器是把它搬移到w2/Kk位置上进行k带通滤波以实现信道划分的，故信道化是以第0通道滤波器的带宽进行信道划分的，这里称这个低通滤波器为原型低通滤波器。注意图3-8（a）中，输出的K个信号是窄带的。如果输入信号sn是满带信号，即频谱从~，则输出的K个信号yn有相同的带宽B，如下k2BK这时，可以对每个信道输出进行最大为K倍的抽取，降低数据速率，利于信道化后的处理。这里我们讨论的是最大抽取的情况DK。snyn0hn0Dyn1hn1DynK1hnK1D图3-9带最大抽取D的滤波器组25 电子科技大学工程硕士论文3.3.3滤波器组信道化分形式滤波器组进行信道化是以原型低通滤波器的带宽进行划分的，不同的划分方式决定了不同的实现结构和实现难度。下面分别针对实信号和复信号给出信道划分方式。对于实信号的信道，原型低通滤波器hn的频率响应为：LP1,wjwHeLP2K(3-9)0,其它则第k个通道的滤波器的冲激响应为：j21kn2Khnhne(3-10)kLPjw所以，实信号的信道划分如下图HekjwHeKK11001K1p32pKp2K0p2K32pKpw图3-10实信号的信道划分对于复信号信道，原型低通滤波器hn的频率响应为：LP1,jHeLPK(3-11)0,其它第k个信道的滤波器的冲激响应为21KjknK2hnkhLPne(3-12)图3-11（a）是K为奇数时的信道划分，如图3-11（b）是当K为偶数时的信道划分。26 第三章数字化中频接收机系统结构jwHeKK3K1K10K1222w1KKp2pK02pKKK1p图3-11（a）K为奇数时复信号的信道划分jwHeKK2K0K122w1KKppK0pKKK1p图3-11（b）K为偶数时复信号的信道划分在图3-10和3-11所示的信道划分方式中，第0通道的滤波器并不是原型低通滤波器，它也是由原型低通滤波其在频率上进行搬移后获得的。另外，由于实信号频谱的共轭对称特性，他的滤波器组合复信号的滤波器组具有不同的表达式，对于是信号，每个子频带中心频率之间的间隔宽度为是/K，对于复信号，每个子频带中心频率之间的间隔宽度是2/K，由于均匀数字滤波器组的输入为宽带信号，因此经过滤波器组信道划分后的各个窄带输出信号均处于过采样状态，可以利用抽取降低其采样速率，以便于信道化的处理。实信号经过信道化后的信号带宽为/K，对其进行K倍抽取，并不会影响相应带宽内信号的频谱结构；复信号经过信道化后的信号带宽为2/K，对其进行K倍抽取（最大抽取）也不会影响相应带宽内信号的完整性。所以图3-7结构中每条分支上的D（DK）倍抽取从频谱上分析也是可行的。3.3.4基于多相滤波的结构的信道化接收机结合以上理论，本小节将从基于滤波器组的信道化数字模型，推导出具有多相滤波结构的高效信道化接收机模型。首先分析基于滤波器组的信道化结构中第K个信道的模型。用滤波器hnT()k对信号xnT()滤波，得到相应信道的信号unT()，为了方便后续处理，将unT()混kk频至基带，基带信号表示为vnT()，再进行D倍抽取。其相应的数学模型如图3-12k27 电子科技大学工程硕士论文所示：xnT()unT()vnT()ynT()11k11k11k22hnT()Dk112jkn1eD图3-12第K个信道的数学模型如果将处理频带划分为D个子信道，则根据上文分析，滤波器组由D个并行滤波器组成，hnT,k0,1,D1。其中hnT是一个低通滤波器，其余的滤k11011波器与hnT的关系如式（3-13）和（3-14）：011j2knhnTeD1hnT（3-13）k11011Hejj11HeWk（3-14）k0j2式中，WeD。用数学表达式来表述第K个信道的输出：j2knvnTxnThnTeD1kk111111（3-15）j22kn11mjknxmThnTmTeDDe10111mynTkk22vnDT212（3-16）jkmxmThnDTmTeD10211m令mrD,0,1,,D1则有：D1jk2ynTxrDTThnrDTTeD（3-17）k22110211r0再作如下定义：xrDTTxrT（3-18）112hnrDTTgnrT（3-19）021122将式（3-18）和（3-19）代入式（3-17），则有：28 第三章数字化中频接收机系统结构D1jk2ynTxrTgnTrTeD（3-20）k2222220r再定义：xrTg2nT22rT2tnT22（3-21）r则有：D1kj2ynTtnTeDk22220（3-22）D1ktnT22Wk0,1,,D10可以看出，式（3-22）与DFT的表达式是一致的，只不过用W代替了DFT式中的W。因此，可以用图3-13所示的结构来实现信道化。xnT()11xnT0()22tnT0()22ynT0()22DgnT()0221ZxnT1()22tnT1()22D点ynT1()22DgnT()122DFT1ZW1Zx()nTt()nTy()nTD122D122D122Dg()nTD122图3-13基于多相滤波器组的信道化结构综上所述，图3-13所示的基于多相滤波器组的信道化结构，具有以下几个优点：一是各个支路共用一个低通FIR滤波器；二是DFT可以用快速傅立叶变换FFT实现，提高计算效率；三是由于采用多相滤波结构，系统时钟频率将为原始时钟的1N，可实现性增强。图3-13所示结构提供了一种工程实现的途径，本文的设计和实现都是基于图3-13所示的结构，硬件实现采用FPGA。29 电子科技大学工程硕士论文3.4本章小结软件无线电数学模型是对软件无线电进行理论分析、工程设计以及专用集成电路设计的基础和前提，也是深入理解软件无线电概念，形成系统性理论框架的最佳途径。本章首先介绍软件无线电的数学模型，主要包括单通道软件无线电接收机数学模型、并行多通道软件无线电接收机数学模型以及多相滤波的信道化软件无线电接收机数学模型。在对这三类接收机数学模型进行分析对比的基础上可知，前两类接收机存在自己的局限性,如：它们必须首先确知在哪个信道上有信号，在非合作性（或被动性）接收条件下，就需要用一个称为搜索或监视接收机的专用设备对整个频段进行搜索监视，以确定在哪个信道上出现了信号，以便将单通道或多通道接收机的数字本振条写道对应的信道上，很明显，如果用作搜索或监视的接收机（通常称作全景接收机）搜索速度不足够快，就会遗漏或丢失信号从而产生漏警，这种现象就是所谓无法进行全概率信号截获，尤其是对信号持续时间短的“突发”通信信号、跳频通信信号、自适应通信信号等，获取的概率将更低。所以在综合比较的基础上，我们最终选择了多相滤波的信道化软件无线电接收机数学模型，并且对其进行了详细的介绍。30 第四章系统各模块方案选取即验证第四章系统各模块方案选取及验证4.1引言以前三章理论知识为基础，本章将理论联系仿真，验证所作的理论分析的可行性。对系统的Matlab仿真中，将系统分成两大基本模块：数字下变频（DDC）和多相滤波信道化。本章前面部分概述了系统指标、系统方案选择、采样率的选取以及简要地介绍了一下将要用到的仿真软件Matlab,后面部分再通过仿真图像来验证理论和仿真的一致性。4.2系统方案介绍4.2.1系统指标介绍数字下变频下一级处理A/D转换多相滤波信道化（DDC）图4-1系统框图本系统框图如图4-1所示，由天线接收的信号经射频前端处理后，经过混频已经将信号载频降至中频80MHz，带宽20MHz。由于信号带宽为20MHz，可以采用带通采样，其过程为：输入信号经过信号调理之后进入AD转换器完成A/D高速采样，A/D采样频率为：f102.4MHz。采样后数据输入FPGA作数字下变频，s其中抽取因子为D4，抽取后输出信号速率fD102.4MHz4=25.6MHz。然后s将数据缓存作预处理，并进行基于多相滤波的信道化处理，其中，每个子信道带宽满足指标25KHz，因此总的信道数为25.6MHz25KHz=1024个子信道。4.2.2系统方案选择一、A/D采样率的确定由系统指标可知，输入信号为中频80MHz，信号带宽为20MHz的中频数字信号，显然在对其进行采样时，我们选择使用带通采样定理。根据带通采样原理，采样频率f必须满足如下式4-1的条件，才能满足我们所需。s31 电子科技大学工程硕士论文2f2fHLfsnn1（4-1）fH2nffHL这里ffB/290MHz，ffB/270MHz。按式（4-1）有多组fH0L0s可供选择，不发生混叠的采样率f至少为90MHz。采样率的选择将影响数字下变s频的抽取因子、资源消耗、数据量，进而影响信道化处理中的子信道个数和资源情况。另外，基于多相滤波的信道化处理具体实现中有非常关键的一步，即FFT，由于子信道带宽按系统要求为20KHz，设FFT一帧数据的长度为N，则信道化处理带宽即为N25KHZ,这也是进行数字下变频抽取后信号的速率，也就是说fDN25KHZ。理想情况下，信道化处理带宽为信号带宽20MHz，FFT长度s为20MHz25KHz800，如果采用经典的基2的FFT算法，刚好大于1000这个数值的2的整数幂次方的数是1024，即N1024，由fDN25KHz，如果抽取s因子选择为4，则采样率一定，为f102.4MSPS。s在实际f的选取上，有这样的特点：若f较高，信噪比就高一些,采样后频谱ss的间隔也可以取得较大,缺点是后端的数据处理量加大及增大功耗;若f较低,减少s了后端的数据处理量,但因为采样后频谱的间隔会很小,抗混叠带通滤波器实现起来比较困难。在综合因素的考虑下，最后我们决定选f102.4MHz。A/D后信s号的频谱图如图4-2所示：（可以看出，带通采样后对信号频域的影响可以看成，在频域上相当于对信号进行了以f102.4MHz为间隔的频谱搬移，所以带通采样s有变频的作用）。-124.8-80-22.4022.480124.8fMHz图4-2带通采样后信号的频谱结合本系统的具体需要，本文选择基于1024点FFT的多相信道化处理方案处理方案。二、系统实现方案选择目前市面上的专用数字下变频芯片都无法实现超宽带信号的数字下变频，结32 第四章系统各模块方案选取即验证合信道化处理部分，目前主要有以下一些实现方案：基于ASIC的方案，基于DSP[20]的方案，基于FPGA的方案。下面依次分析比较这三种方案。表1几种技术解决方案比较表实现方案功耗硅片面积费用现场可升级开发工具DSP非常高中等中等/高很强有一些ASIC中等大高无多FPGA低小中等/低很强少由表1可知，于ASIC设计比较，FPGA具有更大的灵活性，其实ASIC设计是通过在FPGA中的模型来测量，当接近要求时，再转ASIC中测量，而且这种测量需要反复进行。如果设计系统直接使用可重构的FPGA，不但增加了设计的灵活性，而且大大减少研发时间。同时，ASIC的设计费用高，开发周期长，且灵活性和可扩展性比较差，比较适用于大批量的ASIC产品，不适合本文所作的预研工作。自从DSP芯片问世以来，因为其高性能低价格的优势，所以在信号处理领域中的应用非常广泛。DSP适于实现算法中结构复杂的部分,如求逆矩阵。DSP芯片运算速度较快、寻址方式灵活、通信机制强，因此，不少方案采用A/D转换器、专用DDC芯片和DSP实现信道化接收机功能。但是，前面已经分析过本文无法采用专用DDC芯片，而且在宽带情况下，对速度要求极高，DSP无法满足如此高速的信号处理要求。用FPGA来实现高速数字信号处理也是近年来的一个趋势。首先，它的内部结构使其能进行并行操作和流水线处理，尤其在进行多相滤波、FFT等乘加重复性运算时，该特点使“高速”成为可能，其次，FPGA也称为可编程ASIC，它在灵活性、功耗、逻辑控制能力上也具有优势。相比DSP，FPGA更适用于实现算法中计算量大、实时性要求高的部分。在信号处理系统中，底层的信号预处理算法处理的数据量大，对处理速度的要求很高，但运算结构相对比较简单，采用FPGA实现，这样能同时兼顾速度及灵活性。在数字化中频处理平台中，FPGA芯[21]片主要完成DSP芯片前端高速、复杂的数字信号预处理。综上所述，结合系统的指标要求，本文最终确定选择基于FPGA的方案，在FPGA中完成数字下变频和信道化处理。33 电子科技大学工程硕士论文4.2.3系统软件设计总体框图图4-3系统软件设计总体框图在本系统中，输入信号为中频80MHz，带宽20MHz。这整个过程可以描述为：输入信号经过信号调理之后进入AD转换器完成A/D高速采样，A/D采样频率为：f102.4MHz。采样后数据输入FPGA作数字下变频，其中抽取因子为D4，抽s取后输出信号速率fD102.4MHz4=25.6MHz。然后将数据缓存作预处理，并进s行基于多相滤波的信道化处理，其中，每个子信道带宽满足指标25KHz，因此总的信道数为25.6MHz25KHz=1024个子信道。另外，我们在A/D采样率的确定那一部分已经经过关于基于多相滤波的信道化处理具体实现中会遇见的一个非常关键的一步,就是FFT,由于子信道带宽我们已经按照系统指标的要求确定好了。理想的情况下，信道化处理带宽为信号带宽即：20MHz,有计算可以知道FFT长度为800，也就是细分后子信道中只有20MHz25KHz800个信道可能有信号，而且800个子信道的位置是确知的，所以只需要将这800个子信道的信号传入下一级信号处理版中。4.3系统各模块方案验证4.3.1数字下变频在数字下变频当中，主要是由NCO和抽取滤波两部分所组成，通过NCO来实现频谱搬移，通过抽取滤波来实现降低数据率，下面我们就分别从这两个方面来讨DDC在我们系统中是如何设计的。一、数字下变频基本思想目前数字下变频思想在通信、雷达领域得到了广泛运用。数字下变频器主要包括数控振荡器（NCO）、低通滤波器、抽取器三个环节组成。抽取后得到和信号带宽匹配的基带信号。下变频的目的是为了降低信号的载波频率、或直接去掉载频而得到相应的基带信号。对于数字下变频而言，我们通过下变频去除信号中的34 第四章系统各模块方案选取即验证载波而直接得到所需的数字基带信号。数字下变频的基本功能是：从输入的宽带高速数据流的数字信号中提取所需[22]的窄带信号，将其下变频为数字基带信号，并转换成速率低的数据流。如图4-4所示为数字下变频的基本模型。IIFIR4cos(n)0xn()NCOf＝224MHz.0f＝102.4MHzssin(n)0FIR4QQ图4-4数字下变频实现框图在4-4的图中，A/D转换器的输出信号送入数字下变频器，本系统中，输入信号带宽为25MHz，采样率f102.4MHz，中频80MHz，经过两个相乘器构成的s混频器，将输入的数字信号和复正弦信号产生器产生的正交正弦信号相乘，相乘结果为I、Q两路信号：其中：NCO本振频率为22.4MHz，在分别抽取因子为4和一级FIR滤波抽取实现。完成数字下变频的第一步是，将有用信号的频谱搬移到基带上去，其方法是分析、捕获应跟踪有用信号的载波频率，控制产生一个本地正弦/余弦信号，对输入的宽带高速数字信号进行混频。总之，最终的目标就是将输入的数字中频信号变为数字基带信号。二、系数字下变频仿真分析前面已经阐述了数字下变频（DDC）的基本思想和实现框图，这里针对图4-4所示的实现结构框图，用MATLAB实现该结构的算法，并仿真测试该结构构成的DDC系统的正确性。本文在MATLAB中实数字下变频（DDC）结构，产生输入的线性调频信号作为信号源进行DDC的仿真测试，并对DDC后的输入结果画图进行分析讨论。这里输入信号的带宽20MHz，采样率为f102.4MHz，中频80MHz,经过两s个相乘器构成的混频器，其中NCO产生的本振频率为22.4MHz，在分别经过一级FIR滤波器和抽取因子为4的抽取器，至此已经完成对输入信号的数字下变频的全部工作。具体每个部分介绍如下。1.DDC中抗混叠FIR滤波器部分抗混叠FIR滤波器的设计，主要是调用了MATLAB中的函数REMEZ，同时35 电子科技大学工程硕士论文用函数REMEZORD计算所需的滤波器阶数为112阶。在设计中，所用的主要指标如下：通带10MHz，过渡带2.8MHz，通带波纹0.5dB，阻带抑制比为90dB。滤波器频率响应和相位响应如图4-5所示。抗混叠FIR滤波器500-50-100Magnitude(dB)-150012345Frequency(Hz)7x100-1000-2000Phase(degrees)-3000012345Frequency(Hz)7x10图4-5DDC中抗混叠FIR滤波器频率响应和相位响应2．DDC中输入的信号以及NCO部分设输入实信号为中频80MHz，带宽20MHz、时宽20μs的线性调频信号器输入。说明：（以下图中纵坐标为相位幅度，单位为：dB，横坐标为频率，单位：Hz，即ff2~2，对应~的数字频率。）输入信号频谱如图4-6所示。ss输入LFM（20M20μs）信号频谱0-10-20-30-40-50-60Magnitude(dB)-70-80-90-100-5-4-3-2-1012345frequency(Hz)7x10图4-6输入信号频谱根据系统的要求，要将输入信号与NCO产生的本振信号进行混频，其实质就是产生两个正弦样本信号和余弦样本信号，要想让输入信号最终搬移到基带上，由计算可知，NCO产生本振信号频率为22.4Hz,如图4-7（a）为由MATLAB出来的NCO产生的本振信号的频谱图。图4-7（b）为NCO后的输出信号频谱图。36 第四章系统各模块方案选取即验证NCO产生的信号频谱0-50-100-150-200Magnitude(dB)-250-300-350-5-4-3-2-1012345frequency(Hz)7x10图4-7（a）NCO产生的信号的频谱图NCO后输出信号0-10-20-30-40-50-60Magnitude(dB)-70-80-90-100-5-4-3-2-1012345frequency(Hz)7x10图4-7（b）NCO后输出信号的频谱响应3．DDC中抽取器部分数字下变频4倍抽取后输出信号频谱见图4-8所示。DDC输出信号频谱(dB)(I+JQ)0-10-20-30-40-50-60Magnitude(dB)-70-80-90-100-1-0.500.51frequency(Hz)7x10图4-8DDC输出信号频谱由图4-8可见，数字下变频后数据率降为原来的1/4，变成了25.6MHz。37 电子科技大学工程硕士论文4.3.2多相滤波信道化一、多相滤波信道化基本思想所谓数字滤波器组是指具有一个共同输入，若干个输出端的一组滤波器，如果这组滤波器能把宽带信号x(n)均匀分成若干个（D个）子频带信号输出，那么就把这种滤波器称为信道化滤波器。本部分已在第三章中作详细介绍过，这里就不再重复。二、多相滤波信道化仿真分析在系统仿真中，信道化处理中，采样频率f25.6MHz，子信道带宽为25KHz。s我们输入信号中加载了二个信号如下：正弦波：信号频率为1KHz,DSB-SC调制，载波频率为50KHz；三角波：信号频率为2KHz,DSB-SC调制，载波频率为125KHz。如图4-9，4-10所示，分别为输入信号频率和多项滤波器的幅频特性输入信号频谱原型低通滤波器050-50-10-50Magnitude(dB)-15-100(dB)00.20.40.60.81-20NormalizedFrequency(rad/sample)0相对幅度-25-50-30-100-35-150Phase(degrees)-200-4000.20.40.60.81-1-0.500.51频率(Hz)7NormalizedFrequency(rad/sample)x10图4-9输入信号频谱图4-10原型低通滤波器根据信道化划分原则，分析可知，理论上正弦波信号应该出现在1#信道中，三角波应该出现在4#信道中，是否能够按理论分析的形式，正确的出现在所分析的信道内，如下图4-11、4-12所示1．正弦波正弦波：信号频率为1KHz,DSB-SC调制，载波频率为50KHz，分析可知，应该在1#信道中出现，其MATLAB仿真图形如图4-11（a）、4-11（b）、4-11（c）所示：38 第四章系统各模块方案选取即验证第0个信道时域输出10幅度-10.20.250.30.350.40.450.50.550.6时间(s)第0个信道频域输出0(dB)-20-40相对幅度-60-0.5-0.4-0.3-0.2-0.100.10.20.30.40.5频率(Hz)图4-11（a）0#信道输出信号及频谱第1个信道时域输出10幅度-10.20.250.30.350.40.450.50.550.6时间(s)第1个信道频域输出0(dB)-20-40相对幅度-60-0.5-0.4-0.3-0.2-0.100.10.20.30.40.5频率(Hz)图4-11（b）1#信道输出信号及频谱第2个信道时域输出10幅度-10.20.250.30.350.40.450.50.550.6时间(s)第2个信道频域输出0(dB)-20-40相对幅度-60-0.5-0.4-0.3-0.2-0.100.10.20.30.40.5频率(Hz)图4-11（c）2#信道输出信号及频谱39 电子科技大学工程硕士论文2．三角波三角波：信号频率为2KHz,DSB-SC调制，载波频率为125KHz，分析可知，应该在4#信道中出现，其MATLAB仿真图形如图4-12（a）、4-12（b）、4-12（c）所示。（说明：在4.3.3节中对图形坐标的理解如后面所说，0~2范围内的频谱图，归一化到0.5~0.5作为图中横轴。这里我们把0~f频段(0~2)按子信道宽s度25KHz划分成了5个信道，令为0、1、„5号信道）第3个信道时域输出10幅度-10.20.250.30.350.40.450.50.550.6时间(s)第3个信道频域输出0(dB)-20-40相对幅度-60-0.5-0.4-0.3-0.2-0.100.10.20.30.40.5频率(Hz)图4-12（a）3#信道输出信号及频谱第4个信道时域输出10幅度-10.20.250.30.350.40.450.50.550.6时间(s)第4个信道频域输出0(dB)-20-40相对幅度-60-0.5-0.4-0.3-0.2-0.100.10.20.30.40.5频率(Hz)图4-12（b）4#信道输出信号及频谱40 第四章系统各模块方案选取即验证第5个信道时域输出10幅度-10.20.250.30.350.40.450.50.550.6时间(s)第5个信道频域输出0(dB)-20-40相对幅度-60-0.5-0.4-0.3-0.2-0.100.10.20.30.40.5频率(Hz)图4-12（c）5#信道输出信号及频谱从上面两组图可以看出，第1#和4#信道准确地出现了预期的正弦波和三角波信号，而相邻的信道却没有信号出现。由此，我们验证了基于图3-13结构的多相信道化结构的可行性和正确性，为后面的FPGA实现提供了理论基础和实现途径。4.4本章小结本章首先给出系统指标，由系统的指标出发，分析比较后确定出系统的采样频率，以及确定出系统方案，同时给出系统软件设计总体框图，确定出系统框图后，将系统的仿真总体分成两大模块及：数字下变频（DDC）和多相滤波信道化。在对数字下变频模块的仿真中，主要列出仿真图形为：输入信号、NCO后输出的信号、抗混叠FIR滤波器频率响应和相位响应、DDC最终输出的频谱，将这些图形的和理论作对应的分析后，可知理论和实际仿真的一致性。在对多相滤波信道化仿真一节中，通过假设输入两个信号波：一个正弦波、另一个三角波，先在理论上分析出应该出现的通道，然后通过Matlab仿真验证确实如此。从而验证基于图3-13结构的多相信道化结构的可行性和正确性，至此我们的整个系统的Matlab仿真验证圆满的完成。41 电子科技大学工程硕士论文第五章系统各模块FPGA的实现5.1引言在第四章对系统的Matlab仿真验证中，我们将系统分成两大模块即：数字下变频（DDC）和多相滤波信道化。基于同样的思想，我们在第五章中对系统各模块的FPGA实现问题上，也将系统在宏观上分成两大部分来进行分别讨论。本章的前面部分简要地介绍一下系统实现中将要用到的基本软件QuartusⅡ以及FPGA设计的基本原则，然后再过渡到本章的主要部分。5.2FPGA简介5.2.1FPGA概述在数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术与工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路逐步发展到今天的专用集成电路（ASIC）。ASIC的出现降低了产品的生产成本，提高了系统的可靠性，减少了产品的物理尺寸，推动了社会的数字化进程。但是，ASIC因其设计周期长，改版投资大，灵活性差等缺陷制约着它的应用范围。硬件工程师希望有一种更灵活的设计方法，根据需要，在实验室就能设计、更改大规模数字逻辑，研制自己的ASIC并马上投入使用。这就是可编程逻辑器件[23]的基本思想。现场可编程门阵列（FieldProgrammableGateArray）的出现是超大规模集成电路技术和计算机辅助设计技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计着利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩减系统的研制周期，减少资金的投入。采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了工号，提高了产品的可靠性，同时还可以很方便地对设计进行在线修改。FPGA器件成为研制开发的理想器件，特别适合于产品的样机开发和小批量生产。因此，人们又把FPGA成为可编程的ASIC。42 第五章系统各模块FPGA的实现近年来，FPGA市场发展十分迅速，各大FPGA厂商不断采用新技术来提高FPGA器件的容量，增强软件的性能。如今，FPGA器件广泛应用于通信、自动控制、信息处理等诸多邻域，越来越多的电子设计人员在使用FPGA，熟练掌握FPGA技术已经是对电子设计工程师的基本要求。可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。从早期的只能存储少量数据，完成简单逻辑功能的可编程只读存储器（PROM）、紫外线可檫除只读存储器（EROM）和电可檫除只读存储器（EEPROM）,发展到能完成中大规模的数字逻辑功能的可编程阵列逻辑（PAL）和通用阵列逻辑（GAL），今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。随着工艺技术的发展和市场需要，超大规模、高速、低功耗的新型FPGA/CPLD不断推陈出新。新一代的FPGA甚至集成了中央处理器或数字处理器内核，在一片FPGA上进行软硬件协同设计，为实现片上可编程系统（SOPC,SystemonProgrammableChip）提供了强大的硬件支[24]持。5.2.2FPGA的特点1、规模越来越大随着VLSI(VeryLargeScaleIC,超大规模集成电路)工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA芯片的规模也越来越大。单片逻辑门数已愈百万，如XilinxVirtex-IIxc2v8000已经达到800万门的规模，芯片的规模越大所能实现的功能就越强，同时也更适合于实现片上系统（SOC）2、开发过程投资小FPGA芯片在出厂之前都做过百分之百的测试，而节省了许多潜在的花费。所以不丹许多复杂系统使用FPGA完成，甚至设计ASIC也要把实现FPGA功能样机作为必须的步骤。3、FPGA可反复编程并擦除在不改变外围电路的情况下，设计不同片内逻辑就能实现不同的电路功能。所以，用FPGA试制功能样机，能以最快的速度占领市场，甚至在有些邻域，因为相关标准发展太快，设计ASIC可能跟不上技术的更新，只能用FPGA完成系统的研制与开发。43 电子科技大学工程硕士论文4、保密性能好在某些场合下，根据要求选用防止反向技术的FPGA，能很好地保护系统的安全性和设计者的知识产权。5、FPGA开发工具智能化，功能强大现在FPGA开发工具种类繁多、智能化高、功能强大。应用各种工具可以完成从输入、综合、实现到配置芯片等一系列功能，还有很多工具可能完成对设计的仿真、优化、约束、在线调试等功能。这些工具易学易用。可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。6、新型FPGA内嵌CPU或DSP内核支持软硬件协同设计，可以作为片上可编程系统（SOPC）的硬件平台。5.2.3FPGA的设计基本原则[25]1、面积和速度的折衷原则这里“面积”之一个设计消耗FPGA的逻辑资源的数量，对于FPGA可以用所消耗的触发器（FF）和查找表（LUT）来衡量，更一般的衡量方式可以用设计所占用的等价逻辑门数。“速度”（Speed）是指设计在芯片上稳定运行,所能够达到的最高频率，这个频率由设计的时序状况决定，与设计满足的时钟周期、输入建立时间（ClockSetupTime）、输入保持时间（ClockHoldTime）和延时等众多时序特征量密切相关。面积和速度是一对对立统一的矛盾体。科学的设计目标应该是在满足设计时序要求（包括对设计最高频率的要求）的前提下，占用最小的芯片面积，或者在所规定的面积下，使设计的时序余量更大，频率更高。当两者冲突时，采用速度优先的准则。从理论上讲，一个设计如果时序余量较大，那么就能通过功能模块复用减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，那么可以通过将数据流并串转换，并行复制多个操作模块，对整个设计采用“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”，这就是用面积复制换取速度的提高。2、硬件原则首先，要注意FPGA的逻辑设计所采用的硬件描述语言VHDL或Verilog与软件语言C或C++有本质区别，在使用硬件描述语言进行设计时，不应片面追求代44 第五章系统各模块FPGA的实现码的简洁。其次，要采用正确的编码方法。要对所需实现的硬件电路的结构和相互连接有清晰的理解和构想，然后再用适当的VHDL语言表达出来。实际上综合软件对所写的代码在进行推论的时候，得到的硬件结果会因编码方式的不同而不同，直接影响硬件的实现。3、系统原则系统原则要求设计对宏观全局合理安排，比如模块复用、约束、速度和面积等等问题，根据设计类型与资源评估合理地完成器件选型，然后充分发挥所选器件的各个部分的最大性能，对器件整体上有个优化的组合与配置方案。本文中就是从全局考虑查找表（LUT）资源与乘法器资源的合理利用，作出了数字下变频中采用乘法器设计滤波器的选择。模块化设计是系统原则的一个很好体现，它是自顶向下、模块划分、分工协作设计思路的集中体现，是大型复杂系统的推荐设计方法。4、同步设计原则在设计电路时，可以有异步电路和同步电路两种实现方法。异步电路使用组合逻辑电路实现，没有统一的时钟信号，容易产生毛刺和竞争冒险；同步时序电路使用组合逻辑和触发器实现电路功能，主要信号和输出信号都由时钟驱动触发器产生，能够避免毛刺，信号稳定。所以现代可编程逻辑器件（PLD）设计都推荐采用同步时序设计方式。5.2.4FPGA的设计流程一个完整的FPGA设计流程包括电路设计与输入、功能仿真、综合、综合后仿真、实现、布线后仿真和下板调试等主要步骤，如图5-1所示。电路设计与输入是根据工程师的设计方法将所设计的功能描述给EDA软件。常用的设计输入方法有硬件描述语言（HDL）和原理图设计输入方法。原理图设计输入法在早期应用得比较广泛，它根据设计要求，选用器件、绘制原理图、完成输入过程，这种方法的可为维护性较差，不利于模块建设与重用。更主要的缺点是：当所选的芯片升级换代后，所有的原理图都要相应的改动。目前进行大型工程设计时，最常用的设计方法是HDL设计输入法。其中影响最为广泛的HDL语言是Verilog和VHDL。它们的共同特点是利于由顶向下的设计，利于模块的划分复用，可以移植性能好，通用性好，设计不因芯片的工艺与结构的变化而变化。45 电子科技大学工程硕士论文更利于向ASIC的移植。波形输入和状态机输入方法是两种常用的辅助设计输入方法。虽然硬件描述语言有众多的优点，但设计与本系统地的特点，我们还是主要[25]选择了原理图设计输入方法，简便仿真的过程。Y开始N电路设计与输入（HDL代码、原理图、波形）N功能仿真是否正确？NY是否为原理设是否为综合优计的问题？Y化的问题？综合优化综合后仿真是N否正确？YNY实现过程（翻译、映射、布局布线）是否为实现的问题？布局布线后时N序仿真是否正确？Y烧写芯片在线调试图5-1设计流程图设计电路完成后，要用专用的仿真工具对设计进行功能仿真，验证电路功能是否符合设计要求，功能仿真有时也称为前仿真。通过仿真能及时发现设计中的错误，加快设计进度，提高设计的可靠性。综合优化（Synthesize）是指将HDL语言、原理图等设计输入翻译成由与、或、非门、RAM、寄存器等基本逻辑单元组成的逻辑连接，并根据目标与要求优化生成的逻辑连接，输出edf和edn等文件，供FPGA/CPLD厂家的布局布线器进行实现。综合完成后需要检查综合结果是否与原设计一致，需要做综合后仿真。在仿真时，把综合生成的延时文件反标到综合仿真模型中去，可估计门延时带来的影响。综合后仿真虽然比功能仿真精确一些，但是只能估计门延时，而不能估计线延时，仿真结果与布线后的实际情况还有一定的差距，并不十分准确。这种仿真46 第五章系统各模块FPGA的实现的主要目的在于检查综合器的综合结果是否与设计输入一致。综合结果的本质是一些由与、或、非门、触发器、RAM等基本逻辑单元组成的逻辑网表，它与芯片实际的配置情况还是有较大的差距，将综合输出的逻辑网表适配到具体FPGA/CPLD器件上，这个过程就叫实现（Implementation）过程。Xilinx的实现过程分为：翻译（Translate）、映射(Map)、布局布线(Place.Route)等三个步骤。因为只有器件开发上最了解器件的内部结构，所以实现步骤必须选用[26]器件开发商提供的工具软件。布局布线之后应该做时序仿真，时序仿真中应该将布局布线的时延文件反标到设计中，使仿真既包含门延时，又包含线延时信息。与前面各种仿真相比，这种后仿真包含的延时信息最为全面、准确，能较好地反映芯片的实际工作情况。设计开发的最后步骤就是在线调试或者将生成的配置文件写入芯片中进行测试。在ISE中对应的工具是iMPACT。每个仿真步骤如果出现问题，就需要根据错误的定位返回到相应的步骤更改或者重新设计。[21]概括的说，FPGA器件具有下列优点：高密度、高速率、系列化、标准化、小型化、多功能、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证。使用FPGA器件，一般可在几天到几周内完成一个电子系统的设计和制作，可以缩短研制周期，达到快速上市和进一步降低成本的要求。据统计，1993年FPGA的产量已占整个可编程逻辑器件产量的30%，并逐年提高。5.3数字下变频模块设计及实现本系统的FPGA程序开发使用了Altera公司的QuartusⅡ硬件开发工具。所选为StratixⅡ系列的EP2S60芯片。系统采用原理图设计输入的方式，硬件描述语言为VerilogHDL。DDC包括NCO混频和抗混叠滤波抽取两部分，这部分的模块整体设计原理图如下图所示。本文将DDC的FPGA程序实现分为两个模块，即：NCO模块和抽取器模块，其整体原理图如下图5-2所示47 电子科技大学工程硕士论文图5-2DDC模块整体原理图5.3.1主要功能模块介绍根据图4-4所示的数字下变频部分的实现框图，本文将数字下变频实现部分再划分成2二个模块。如图5-4，第一部分是NCO部分，目的是产生可以用于混频的本振信号频率；第二部抽取滤波部分，其主要目的是。整个数字下变频的实现是通过各个功能模块的设计和连接来实现的，下面将详细的分析模块的设计思路以及实现。IIINCO混频抽取滤波输出Q模块Q模块Q图5-3数字下变频模块化划分5.3.2NCO混频模块设计及实现5.3.2.1NCO混频模块设计思路混频器模块在DDC中相对来说比较复杂，也是决定DDC性能的最重要因素之一。NCO模块的目标就是产生的两个理想的本振序列即：正弦和余弦信号，更确切地说是产生一个频率可变的本振序列，如下式5-1所示。fLOxncos2nn0,1,2,fs（5-1）48 第五章系统各模块FPGA的实现式中，f为本地振荡频率；f为DDC输入信号的采样频率。LOs正弦波样本可以用实时计算的方法产生,但这只适用于信号采样频率很低的情况。在软件无线电高速的信号采样频率的情况下,ＮＣＯ实时计算的方法是不可能实现的。此时,ＮＣＯ产生正弦波样本的最有效、最简便的方法就是查表法,即事先根据各个ＮＣＯ正弦波相位计算好相位的正弦值,并按相位角度作为地址存储该相位的正弦值数据。数字处理中,相位量化是必须的,正弦信号一个周期经历的相位为2л,若将2л均匀量化为M等份,频率f所对应的相位增量取其中的等份,则有f=fs*K/M,频率为f=fs*K/M,的余弦信号经采样频率fs采样后,其量化序列的相邻样本之间的量化相位增量为一不变量K,改变K也就改变了频率f。根据上述原理,若用不变量K构造一个量化序列x(n)=nK,再由x(n)构造序列，如5-2所示。2nKxnsinMMnsin2sin2fnTs（5-2）式中,K称为频率控制字(FCW),M称为NCO的模,在实际应用中,一般取nM=2N。然后，按照2fLOfs相位累加角度作为地址，检查该地址上的数据输i0出到数字混频器，与信号样本相乘后，即实现了混频的功能，也就是对信号的频谱进行了搬移。5.3.2.2NCO混频模块的实现人们在对FPGA设计的不断地认识和改进基础上，越来越多的人开始意识到在FPGA设计中采用IP模块的重要性和必要性，它不仅仅可以缩短设计的周期，还可以给设计者带来较小的风险、资金的投入以及系统性能可靠性的提高，于是这种新的设计思想被广泛地用于当今的FPGA的设计中，在设计过程中包含了设计者新思想、完成新功能的核心单元，当然其中也含有通用的功能单元。与传统的FPGA设计相比较，ALTERA推荐使用现成的或经过测试的宏功能模块、IP内核，用来增强已有的HDL的设计方法。这些宏功能模块、IP内核针对ALTERA的器件作了特别的优化处理，达到并满足用户所指定的性能指标。当在完成复杂系统设计时，这些宏功能模块、IP内核无疑将大大的减少设计风险及缩短开发周期。使用这些宏功能模块、IP内核允许设计师将更多的时间和精力放在[23]改善及提高系统级的产品方面，而不要去重新开发现成的宏功能模块、IP内核。由于以上原因，本部分关于NCO模块的设计采用了IP核的形式，根据系统49 电子科技大学工程硕士论文要求设定好相关的参数指标之后，在查阅NCO所占资源情况后，可知：它含有4个M4KRAM，4个1818乘法器。NCO模块在QuartusII中的电路符号图如图5-4所示。1．NCO模块电路符号在图5-4中，其中为频率字输入端，reset_n为系统复位信号输入端，clken为时钟使能信号输入端，fsin_o170为正弦波信号的数据输出端，fcos_o170为余弦波信号的数据输出端out_vaild为数据输出同步信号。图5-4NCO的电路符号2．NCO模块输出信号频谱图NCO产生的信号频谱0-50-100-150-200Magnitude(dB)-250-300-350-5-4-3-2-1012345frequency(Hz)7x10图5-5NCO输出信号频谱图图5-5为NCO输出信号频谱图，根据系统要求设定好相关的参数指标后，就可以用MATLAB产生上图。数字混频器就是一个乘法器，这里调用了参数化库中的乘法器单元，将A/D送来的14bits精度的输入信号与NCO产生的正弦样本信号和余弦样本信号以102.4MHz的速率相乘，就完成了输入信号与本振信号的混频运算。本图形说明：系统模块确实能够产生用于混频的本振信号，与输入信号相乘之后即可实现模块的功能。5.3.3抽取器模块设计及实现5.3.3.1抽取器模块设计思路传统抽取器的设计方法为:先滤波后抽取。这样做的结果不仅仅使得运算量增大，而且对实时处理的速度要求很高。显然不利于模块的实现。与传统的方法相比较，我们所设计的抽取滤波器在这方面进行了改进，使得抽取器既有滤波又有抽取的特点，为了达到与多相滤波起同样的减少运算量的目的，同时又可以克服50 第五章系统各模块FPGA的实现多相滤波法不能以对称法同时使用的特点，鉴于以上，我们提出了一种基于FPGA的时钟选择算法，滤波的同时实现抽取。以下将介绍时钟选择运算的基本原理。其具体的步骤如下：1．设抽取因子为D，进入滤波器的信号速率为S（即时钟频率为S）；002．时钟选择运算法将滤波抽取两个过程合二为一，直接将乘累加这一步的时钟频率改为S/D，丢弃不必要的数据，不需要再单独使用抽取器，从而运算量只0有传统算法的1/D。如果按照传统算法，控制乘累加运算的时钟频率就是S，滤波后再以S/D的00时钟频率控制抽取器实现抽取，这样就相当于乘累加运算中的(DD1)/都是无效的。与上面结果相对比，可以看出时钟运算原则的优点所在。5.3.3.2抽取器模块的实现下图5-6是对抽取器所做的仿真，经验证QUARTUS仿真结果与MATLAB仿真结果一致，抽取器模块正确。图5-6抽取滤波器功能仿真波形5.4多相信道化模块设计及实现多信道化模块包括：数据预处理、多相滤波和DFT这个三部分，模块整体设计原理图如下图5-7所示。图5-7多相信道化模块整体原理图51 电子科技大学工程硕士论文5.4.1主要功能模块介绍根据图3-13所示的多相滤波信道化的系统结构框图，本文又将多相信道化实现部分划分成三个模块，如图5-8所示：II数据多相I+jQ输出DFTQ预处理Q滤波图5-8多相信道化模块化划分1．数据预处理模块作用：把连续的输入信号转变为适合多相滤波运算的各个分支上的数据；2．多项滤波作用：同样，对I与Q两路进行处理，并采用乒乓缓存法将数据缓存；3．DFT作用：把滤波输出结果组合成I+jQ形式进行DFT运算，得出最后信道化结果。整个多相滤波信道化的实现是通过各个功能模块的设计和连接来实现的，下面将详细的分析模块的设计思路以及实现。5.4.2数据预处理模块的设计及实现5.4.1.1数据预处理模块设计思路1．数据预处理模块的实现流程框图：在图5-9中，连续输入信号xn进入各个分支延时线，后被D倍抽取形成分支滤波数据xn，然后送入下一个多相滤波功能单元进行处理。这一过程及D1完成了对数据的预处理。图5-9数据预处理实现流程图52 第五章系统各模块FPGA的实现2．数据预处理模块设计思路：其工作就是将连续输入的数据按一定规律分组排序好，而这个“一定规律”的一方面如图5-1所示，根据连续的输入数据与各个分支上数据的关系，对输入数据进行各个分支的不同的延时后，如第0通道延时0个单元，第1通道延时1个单元，依次类推„„，再进行D倍抽取得到各个分支上的数据。另外一个方面的规律从数据存取的角度来分析。各个分支上的数据进行各自的滤波，其分支滤波实质为FIR滤波，FIR滤波时可以看作抽取系数和输入数据的对应相乘，再加在一起作为一个输出点，这里假设分支的滤波深度为8，即多相因子数为8。在对输入数据进行分组排序时，每当分支上有8个数据时，再进行后面的分支FIR滤波运算，保证滤波的有效运算。所以，从数据存取的角度进一步确定数据预处理中的分组排序规律3．数据预处理实现形式以下介绍一下数据预处理模块的实现形式，如图5-10所示，本系统中D1024，多项因子为8。于是原型低通滤波器系数为：h(0),h(1),...,h(8191)。xn[]xx(2047),(1023)第0#子信道1024Ez0()yn01zxx(2046),(1022)第1#子信道1024Ez1()yn11z1zxx(1024),(0)第1023#子信道1024Ez1023()yn1023图5-10多相滤波以第0#信道为例来说，E(z)为一个因子为8阶的滤波器，其系数为：0h(0),h(1024),...,h(7168)于是：y(0)x(1023)h(7168)x(2047)h(6144)...x(8191)h(0)0y(1)x(2047)h(7168)x(3071)h(6144)...x(9215)h(0)0可见，如果采用乘法器时分复用，复用因子为1024，则恰好可以采用图5-10所示进行数据预存。53 电子科技大学工程硕士论文5.4.1.2数据预处理模块的实现在数据存储的实现上，我们使用Altera公司的IP核，在FPGA的设计中，其具体的为：我们用8个深度为1024、位宽16的FIFO来实现对输入的数据xn的存储，存数时相当于分成8个独立而又串联的存储器顺序存取，当第一次8个存储器都存满之后，就可以从数据端的8个输出口取数，取出的数据再和对应的滤波器系数相乘并累加，则可以得到需要的输出数据yn，以此类推，可得到完D1整的多相滤波输出。FIFO电路符号图，如图5-11所示：在图5-11中，data150为数据输入端，wrreq为写入数据请求信号，rdreq为读出数据请求信号，clock为时钟信号，q150位数据输出端，full为存储器溢出指示信号。其中,FIFO深度有子信道个数决定，FIFO个数由多相因子决定。FIFO先入先出和操作简单的特点极大地简化了预处理模块结构的实现。图5-11FIFO电路符号5.4.3多项滤波模块的设计及实现5.4.3.1多相滤波模块设计思路根据上述的分析，从8个FIFO输出的数据乘以对应的滤波器系数后，然后将这8个乘积累加，则可得到多相滤波的输出。本文采用FIR滤波器经典的横截型结构，如下图5-12所示：xS1xS2x1x011zzh0h1hS2hS1yn图5-12FIR滤波器的横截型结构由图可知，若想要实现滤波运算，可以让输入数据与滤波系数对应相乘，结果再累加在一起作为一次输出。即是多相因子长度8个的数据与分支滤波器8个系数对应相乘，再累加得一个输出yn()。而前面数据预处理中更新了待处理数据后，再进行下一轮的各个分支的滤波运算，这样就实现了多相滤波的功能。54 第五章系统各模块FPGA的实现5.4.3.2多相滤波模块实现1．多项滤波输出数据由前面的分析可以知道，多相滤波的输出顺序为y(0),y(0),y(0),...,(0),yy(0),y(1),y(1),...,(1),yy(1),...102310221021101023102210，而我们需要的y(0),(0),...,yy(0),y(0),y(0),...,y(1),(1)...y数据顺序为0110211022102301，所以结果还需要做一些处理，即倒序。2．乒乓缓存如图5-13所示，这种结构是将输入数据流通过输入数据单元等时地将数据流分配到两个缓冲区。在第1个缓冲周期，将输入的数据流存到数据缓冲模块1上，在第2个缓冲周期，通过输入数据选择单元的切换，将输入的数据流环存到数据缓冲模块2，同时，将数据缓冲模块1缓存的第一个周期的数据通过输出数据选择单元的选择，送到FFT进行处理，第3个缓冲周期，再次切换数据输入和输出缓冲模块。如此循环，周而复始实现乒乓缓存。输入数据缓冲数据流模块1选择单元数据缓冲2选1模块2图5-13乒乓缓存乒乓缓存仿真波形详细说明如下：如图5-12所示，输入数据中dataready是输入数据ready信号，在如下的仿真图中，第一帧数据是一个1到1024的累加。图5-13的data_valid信号是输出数据ready,由图可以很容易看出，设计的乒乓缓存模块正确的实现了其功能，即：将1到1024的输入顺序转换成1024到1的输出数据的顺序，符合设计所要实现的要求，虽在图5-13中，data_valid信号变为“1”时刻时，未能与第1025个数对齐，这仅仅是因为输出的有个固定时延而导致，对模块的功能不造成影响。乒乓缓存的功能仿真波形如下图5-14、5-15所示：图5-14乒乓缓存第一帧数据输入仿真波形55 电子科技大学工程硕士论文图5-15乒乓缓存后输出第一帧数据仿真波形5.4.4DFT模块的设计及实现5.4.4.1DFT模块设计思路由图3-13可知，多相滤波中每个分支滤波后的数据并行的送入DFT模块，进行信道数D1024大小的DFT运算。这样一次DFT运算后便可以得出所有子通道的一个输出。这里传入FPGA分成同相分量I和正交分量Q，多项滤波后，也同样有两路滤波输出，I路和Q路各自分别为实信号，于是，在后面的DFT运算中，就存在两个方式：1．分别对I和Q路进行DFT运算，然后再把各自的结果组合成最终的输出结果；2．把I路和Q路的数据在送入DFT运算模块之前就组合成IjQ的形式，这样DFT运算完成后的输出即是最终的信道化输出。前一种方法是用DFT运算模块时分复用的处理I路和Q路的数据，DFT是实输入数据的运算。后一种方法是DFT运算模块一次运算即可算出一次信道化输出结果，DFT是复输入数据的运算。这里DFT运算采用快速傅里叶变换（FFT）来做。*前面介绍了在DFT运算中，其旋转因子W是共轭的W，这等价于将输入数*据共轭后作FFT运算，然后将FFT输出再作共轭，这样就可完成旋转因子为W的[25]FFT运算。5.4.4.2DFT模块的实现由于FFT（快速傅里叶变换）的问世，促进了数字信号处理这门学科的成熟，它可应用于傅里叶变换理论所能涉及的任何领域。FFT传统实现方法无非是软件编程和硬件专用芯片ASIC两种，FPGA的出现使人们在FFT的实现方面又多了一种选择。FPGA同时具有软件编程的灵活和ASIC电路的快速性等特点，适合高速56 第五章系统各模块FPGA的实现数字信号处理。大多数FPGA厂商都提供了可配置的逻辑核（Core）实现各种算法功能。使用这些资源允许设计师将更多的时间和精力放在改善增加系统功能上，这无疑将大大减少风险即缩短开发周期。本设计采用了Altera公司的FFTIP核实现FFT功能，它内部是按照基2FFT运算设计对数据具有连续处理的，将其设置为数据连续输入，使用专用乘法器和M4KRAM资源，这里只需要控制跟输入数据相关的时序即实现了本模块的功能。5.5本章小结本章首先简要介绍了FPGA，就其中有关它的：特点、设计基本原则以及设计流程作了比较详细的介绍。按照第四章的思想，同样将系统分成两大模块进行实现，即：数字下变频（DDC）和多相滤波信道化。在对数字下变频模块的实现中，又将其分成两个小模块分别描述：NCO混频模块和抽取器模块，得出仿真图形和理论分析基本一致。多相滤波信道化这一块中，分成三小模块：数据预处理模块、多相滤波模块、DFT模块，得出仿真图形和理论分析基本一致，说明系统方案的可操作性。57 电子科技大学工程硕士论文第六章系统功能测试及结果分析6.1引言第四章和第五章中我们分别将系统分成两大基本模块：数字下变频(DDC)和多相滤波信道化，在前两章中我们进行了Matlab仿真验证和FPGA实现。根据这一思想的基本划分，在第六章的系统功能测试中我们也同样划分成这两大基本模块进行系统功能测试。以下将就具体的系统功能测试作详细的介绍：由于在第五章中仅仅对各模块中的子模块分别进行了FPGA实现，而在关于两模块的功能实现这个层面没有涉及，本章将针对此而进行详细的说明，其中的输入数据由matlab产生，处理过程采用第五章设计的FPGA处理，处理结果采用matlab绘制图形，6.2系统功能测试概述本文研究的是基于多相滤波组的结道化接收机，基于软件无线电思想，从无线接收下来的射频信号通过前段的射频处理部分，转变为一中频信号，这个中频信号的中频频率将根据不同的射频段选取不同的频段值，然后不同的中频信号在经过中频变换模块变换为统一的固定的中频信号。本文所述的软件设计所基于的硬件芯片是Altera公司的EP2S60F484C4，系统所应用到的资源当然也受到硬件芯片的制约，系统数字下变频和多相信道化两部分程序经QUARTUS软件编译后产生的资源使用情况：ALUT量为36%，Memorybits量为63%，乘法器量为68%，PLL量为50%。测试方案是将一固定频率信号输入硬件平台，经A/D采样后进入数字下变频、抽取滤波、多相滤波信道化处理后用Signaltap工具将输出数据抓出，利用matlab工具分析所得到的数据是否和理论分析一致。在本系统设计中，无论是在matlab的仿真中还是FPGA的程序设计，都是基于两大模块构成，分别是：数字下变频（DDC）模块和多项信道化模块。原因是：两部分之间只是单纯的数据传输，没有任何复杂的控制等操作出现，所以对于我们来讲两部分如果分别仿真正确，整个软件模块正确，以下功能测试将就基于上面的思想而展开研究。58 第六章系统功能测试及结果分析6.3数字下变频（DDC）的功能测试实际中，我们利用信号源输出信号频率为75MHz的单频正弦信号，经数字下变频处理后，用signaltap捕获出A/D、NCO、以及抽取滤波后的数据，然后再根据这些数据用MATLAB软件画出图形.具体的过程如下面的图形所示：1．Signaltap捕获的一系列数据输出图图6-1Signaltap抓出的数据图2．采样部分：设输入为75MHz单频正弦信号，经102.4M采样后，理论上分析可知，频谱应出现在75MHz和27.4MHz处。由Signaltap捕获后的数据经MATLAB仿真后的图形如6-2所示：图6-2A/D后的信号频谱图由上图6-2可知，经102.4MHz采样后的信号频谱确实出现在75MHz和27.4MHz处，从上面的图形我们可以知，本部分满足设计要求。3.混频部分：将采样后的数据与NCO产生的22.4M的数据相乘，进行混频处理，下图6-3为经混频处理后的信号频谱.59 电子科技大学工程硕士论文图6-3混频后的信号频谱由图可知，信号频谱出现在5MHz和52.6MHz处，由此可知，实现了混频的功能。4.抽取滤波部分：将输入的信号，进行抗混叠滤波和四倍抽取，如下图6-4所示。图6-4抽取滤波后的信号频谱上面的图形就是硬件上实现后的输出频谱。根据图6-4可知，程序实现了将102.4M的数据率抽取为25.6M的数据率，由此可知该硬件模块实现了抗混叠滤波功能。6.4多相信道化的功能测试接下来对DDC后输出信号进行多相滤波信道化处理，如图6-5所示，多相滤波信道化处理后的signaltap抓数图样。图6-5多相滤波信道化处理数据图样60 第六章系统功能测试及结果分析从图6-5中可知，数据输出结果为1024个数据为一帧，连续输出。下面就是利用上面的数据导入matlab后作出的三幅图像。图6-6（a）199#输出频谱图图6-6（b）200#输出频谱图图6-6（c）201#输出频谱图由以上图6-6（a）、图6-6（b）、图6-6（c）可知，信道化之后第200个子信道输出最大，说明通过仿真后，信号的确在第200#信道中出现，由上面的图形可以很清晰的知道，本部分系统实现了多项滤波的功能，从而验证了整个程序的正确性。数字下变频和多相信道化两部分的结果均与MATLAB理论值对比基本一致，61 电子科技大学工程硕士论文只是数字下变频的阻带抑制比和多相信道化对相邻信道的抑制比没有MATLAB的结果好，主要原因是有限字长效应。6.5本章小结由于在第四章和第五章中仅仅对系统各模块中的子模块分别进行了Matlab仿真验证和FPGA实现，而在关于两模块的功能实现这个层面没有涉及，因此本章针对这方面作了比较详细的说明，首先对系统功能测试进行了概述，之后基于硬件平台的测试，通过程序再硬件平台的上对信号源产生的75MHz进行DDC和多相滤波信道化处理，验证了程序的正确性。62 第七章全文总结第七章全文总结软件无线电是近些年来崭露头角的新技术，它代表包括无线通信在内的几乎所有的无线电电子信息系统的发展趋势。基于软件无线电思想的数字接收机不仅仅可以采用数字信号处理方法，直接从输入的数字化数据中获得信息；又可以根据其数字化数据能够长期存储并再现的特点，采用许多更有效的信号处理方法对存储数据作进一步分析和处理，获得更多的信息；并具有软件无线电的灵活和可升级性。因此，随着高速大规模集成电路的发展，数字接收机的应用范围越来越广，对他的研究具有更重要的意义。信道化接收机是一种能够实现同时对多信号处理和全概率截获的接收机，可以适应现代电子战对侦查接收机的要求。本文基于多相滤波的信道化处理系统设计实现展开，主要的研究成果总结如下：首先，本文从研究软件无线电接收的体系结构特点入手，在分析、比较几种不同数学模型的数字接收机优缺点的的基础上，建立了基于多相滤波的信道化处理的数学模型。并对该技术进行了详细的推导和分析。然后，针对项目的具体指标要求，对系统进行了实现性分析，详细介绍了数字下变频和基于多相滤波的信道化处理的基本原理，并用MATLAB工具进行编程和系统仿真，与FPGA内部软件设计。最后，对系统各模块进行了功能测试及结果分析，完成了关于数字下变频和多相滤波信道化的功能调试，验证了本方案的正确可行性。在本课题中，作者不仅仅完成对理论部分的学习和研究，还完成了数字下变频和多相滤波信道化的基于MATLAB的仿真和FPGA的实现，验证了方案的正确和可行性。由于作者经验和学识所限，文中还有很多需要深入讨论的地方，设计中尚有一些不足之处，恳请各位专家批评指正。63 电子科技大学工程硕士论文致谢在本论文即将结束之际，我要感谢我的指导老师何子述教授，从选题、研究、论文撰写何老师都给予我关键性的指导和大力的支持与关心，他深渊的学识、深厚的理论功底、严谨的工作作风以及孜孜不倦的治学态度深深的为我所崇敬。这些对工作的态度以及做事的方式方法将在我以后的学业和生活中受益终身，在这里表示衷心的感谢，谢谢您了我敬爱的老师，您辛苦了。同时，感谢在这两年多时间里在我学习和生活中给予关心、帮助和指导的老师们,他们是：齐则义老师、张晓霞老师、曾洁老师、严济鸿老师、李会勇老师和陈客松老师。另外，感谢在设计过程中给予我支持和帮助的同学们，与您们的交流给予我启发；与您们相处叫我今生难忘；在此非常感谢，他们是：刘宁、丁念刚、贾可新、侯碧波、杨怡佳、邓小炜、程婷、张亚光、孙谷、张旭红、包子阳、赵烁、赵中原、杨星、戴小燕、王贞、杨磊、梁立林、王晓、李永哲等等同学。还有，感谢我的父母，谢谢您们的支持和理解，以及这些年来的抚育和培养。最后，感谢所有曾经关心和帮助过我的人们。64 参考文献参考文献[1]毕大平，等.雷达对抗侦察宽带数字接收机.航天电子对抗，2004（6）[2]冯宝山,王丹龙,姜虹徐.软件无线电发展与展望.信息技术,2001，9：35-36[3]杨义先,等.软件无线电技术与应用.北京:北京邮电大学出版社,2000.7-8[4]Lack.R.I,Upmal.D.W.Speakeasy:themilitarysoftwareradio.IEEECommunicationsMagazine,1995,5（33）：56-61[5]杨小牛,楼才义,徐建良.软件无线电原理与应用.北京:电子工业出版社,2001[6]JamesTsui.宽带数字接收机,杨小牛等译.北京:电子工业出版社,2002[7]罗利春.任意A/D采样频谱映射公式与带通A/D采样等效准则.电子对抗.第100期.2005[8]赵继用，彭飞等.A/D转换器性能分析与采样位数的选取.军事通信技术.2005年3月.第26卷第1期[9]洪一.数字直接中频采样处理一些问题的讨论.现代电子.1998年第4期[10]ProakisJG.DigitalCommunications[M].McGraw-HillCollege,2000.[11]LeonW,CouchII.DigitalandAnalogCommunicationSystems[M].PearsonEducationInc,2001.[12]RodneyG.Vaughan.TheTheoryofBandpassSampling.IEEETrans.onSignalProcessing，Vol.39.1991.pp1973~1984.[13]罗伟雄，等.通信原理与电路[M].北京：北京理工大学出版社，1999.[14]宗孔德.多抽样率信号处理.北京:清华大学出版社,1996[15]陈雅.国外短波通信技术最新进展.中国无线电.2004,8:40-44[16]杨明,陈静,袁劲松.舰载短波侦察系统对天波的侦察效能评估.无线电工程.2003,7:20-25[17]胡广书.数字信号处理理论、算法与实现.北京:清华大学出版社,2003[18]邹理和著.数字信号处理[M],北京：国防工业出版社，1985[19]R.E.克劳切，L.R.拉宾纳著.多采样率数字信号处理[M].邺广增译.北京：人民邮电出版社，1988[20]杨小牛,楼才义.软件无线电技术与实现.北京:电子工业出版社,2001[21]ParksTW,McClellanJH.Chebyshevapproximationfornonrecursivedigitalfilterswithlinearphase[J].IEEETrans.CircuitTheory,1972,CT-19(3):189-194[22]BellangerMG,BonnerotG,CoudreuseM.digitalFilteringbyPolyphasenetworks:ApplicationtoSampleRateAlterationandFilterbanks[J].IEEETrans.Acoust.SpeechSignalProcess,ASSP-23,1975,10(5):444-45665