第3章数字系统设计verilog HDL(第6版),王金明

《第3章数字系统设计verilog HDL(第6版),王金明》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第3章QuartusPrime使用指南3.1QuartusPrime原理图设计n3.1.1半加器原理图设计输入QuarQtuuasrtuPsrPirmimee的的主主界界面面3.1.1半加器原理图设计输入Qua输rtu入sP元rim件e的主界面3.1.1半加器原理图设计输入半加器电路图QuartusPrime的主界面3.1.1半加器原理图设计输入使用NewProQjeucarttuWsPirzimare的d创主界建面工程3.1.1半加器原理图设计输入设置Directory，NQaumaretu，sPTriompe的-L主e界ve面lEntity

2、对话框3.1.1半加器原理图设计输入将设计Q文ua件rtus加Pr入ime当的主前界工面程中3.1.1半加器原理图设计输入选Q择uar目tus标Pri器me的件主界面3.1.1半加器原理图设计输入选择Qu综art合usP器rim、e的仿主真界面器3.1.1半加器原理图设计输入工Q程ua信rtus息Pr汇ime总的主显界示面3.1.21位全加器设计输入创建元件Qua符rtu号sP对rim话e的框主界面3.1.21位全加器设计输入１位全加Qua器rtu原sP理rim图e的主界面3.1.31位全加器的编译n选择菜单Processing→StartCo

3、mpilation，或者单击按钮，即启动了完全编译，完全编译包括如下5个过程：n分析与综合（Analysis&Synthesis）；n适配（Fitter）；n装配（Assembler）；n定时分析（TimeQuestTimingAnalysis）；n网表文件提取（EDANetlistWriter）。QuartusPrime的主界面3.1.31位全加器的编译编Q译uar信tus息Pri汇me的总主界面3.1.41位全加器的仿真建立QuartusPrQiumaretu和sPMrimoed的e主ls界im面的链接3.1.41位全加器的仿真设置仿真文Q

4、u件art的usP格rim式e的和主目界面录3.1.41位全加器的仿真自动生成的TQueasrttuBsPernimche的模主板界文面件3.1.41位全加器的仿真对TestBQeunacrthu进sPr一ime步的设主界置面3.1.41位全加器的仿真1位全加器Q时uar序tus仿Pri真me的波主形界图面3.1.51位全加器的下载n本例针对的下载板为DE2-115，故目标器件应为：EP4CE115F29C7。n选择菜单Assignments→PinPlanner，在PinPlanner对话框中，进行引脚的锁定。nA→PIN_AB28SW0（拨

5、动开关）nB→PIN_AC28SW1（拨动开关）nCIN→PIN_AC27SW2（拨动开关）nSUM→PIN_E21LEDG0（LED灯）nCOUT→PIN_AB28LEDG1（LED灯）3.1.51位全加器的下载编Qu程ar下tus载Pri窗me的口主界面第3章QuartusPrime使用指南3.2基于IP核的设计n3.2.1用LPM_COUNTER设计模24方向可控计数器LPM_CQOuaUrtuNsTPrEimRe的模主块界命面名3.2.1用LPM_COUNTER设计模24方向可控计数器启动MegaWizardPlug-InManQagu

6、earr，tu对sPLPriMm_eC的O主UN界TE面R模块进行参数设置3.2.1用LPM_COUNTER设计模24方向可控计数器模24方向可控计数器原理图QuartusPrime的主界面3.2.1用LPM_COUNTER设计模24方向可控计数器模24方向可控计数器门级仿真波形图QuartusPrime的主界面3.2.2用LPM_ROM模块实现4×4无符号数乘法器SaveIQPuaVrtaursiPartiimoen的对主话界框面3.2.2用LPM_ROM模块实现4×4无符号数乘法器基于lpm_rom实现的4×4无符号数乘法器原理图Quart

7、usPrime的主界面3.2.2用LPM_ROM模块实现4×4无符号数乘法器ROM存储器的内容存储在*.mif文件中QuartusPrime的主界面3.2.2用LPM_ROM模块实现4×4无符号数乘法器4×4无符号数乘法器波形仿真结果QuartusPrime的主界面第3章QuartusPrime使用指南3.3SignalTapII的使用方法nQuartusPrime的嵌入式逻辑分析仪SignalTapII为设计者提供了一种方便高效的硬件测试手段，它可以随设计文件一起下载到目标芯片中，捕捉目标芯片内信号节点或总线上的数据，将这些数据暂存于目标芯片

8、的嵌入式RAM中，然后通过器件的JTAG端口将采到的信息和数据送到计算机进行显示，供用户分析。3.3SignalTapII的使用方法调入待测信号Qua