数字电路与逻辑设计教学配套课件作者杨爱琴集成电路技术发展趋势下载

《数字电路与逻辑设计教学配套课件作者杨爱琴集成电路技术发展趋势下载》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、集成电路技术发展趋势1、国内外技术现状及发展趋势目前,以集成电路为核心的电子信息产业超过了以汽车、石汕、钢铁为代表的传统工业成为笫一大产业,成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元，而以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%,现代经济发展的数据表明，每1〜2元的集成电路产值,带动了10元左右电子工业产值的形成，进而带动了100元GDP的增长。目前，发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的

2、电了含量已占据了半壁江山(2001年为43.6%)o预计耒来10年内，世界集成电路销售额将以年平均15%的速度增长,2010年将达到6000〜8000亿美元。作为当今世界经济竞争的焦点，拥有自主版权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。集成电路的集成度和产品性能每18个月增加一倍。据专家预测，今后20年左右，集成电路技术及其产品仍将遵循这一规律发展。集成电路最重要的生产过程包括:开发EDA(电了设计自动化)工具，利用EDA进行集成电路设计,根据设计结來在硅

3、圆片上加工芯片(主要流程为薄膜制造、曝光和刻蚀)，对加工完毕的芯片进行测试，为芯片进行封装,最后经应用开发将其装备到整机系统上与最终消费者见20世纪80年代中期我国集成电路的加工水平为5微米，其后，经历了3、1、O.STOT0.35微米的发展，目前达到了0・18微米的水平，而当前国际水平为0・09微米(90纳米)，我国与之相差约为2・3代。(1)设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器件的数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计(CAD),相应的设计工具根

4、据市场需求迅速发展，出现了专门的EDA工具供应商。FI前，EDA主要市场份额为美国的Cadence、Synopsys和Mentor等少数企业所垄断。中国华大集成电路设计中心是国内唯一一家EDA开发和产品供应商。由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具备更多和更为复杂的功能，如彩电由5片机到3片机直到现在的单片机，手机用集成电路也经历了由多片到单片的变化。冃前，SoC作为系统级集成电路，能在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能，将数字电路、存储器、MPU

5、、MCU、DSP等集成在-•块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术，特殊电路的工艺册容技术，设计方法的研究，嵌入式IP核设计技术，测试策略和可测性技术，软换件协同设计技术和安全保密技术。SoC以IP复用为基础，把已有优化的子系统英至系统级模块纳入到新的系统设计之中，实现了集成电路设计能力的笫4次飞跃。(2)制造工艺与相关设备。集成电路加工制造是一项与专用设备密切相关的技术,俗称”—•代设备，一代工艺，一代产晶”。在集成电路制造技术中,最关键的是薄膜生成技术和光刻技术。光刻技术的主

6、耍设备是曝光机和刻蚀札口前在BOnm的节点是以193nmDUV(DeepUltravioletLithography)或是以光学延展的248nmDUV为主要技术，而在100nm的节点上则有一多种选择:157nmDIJV、光学延展的193nmDLV和NGL。在70nm的节点则使川光学延展的157nmDIJV技术或者选择NGL技术。到了35nm的节点范围以下，将是NGL所主宰的时代,需要在EUV和EPL之间做出选择。此外，作为新一•代的光刻技术,X射线和离子投影光刻技术也在研究之中。(3)测试。由于系统芯

7、片(SoC)的测试成木几乎占芯片成本的一半，因此未来集成电路测试面临的最大挑战是如何降低测试成札结构测试和内置自测试可大大缩短测试开发时间和降低测试费用。另一种降低测试成本的测试方式是采用基于故障的测试。在广泛采用将不同的IP核集成在一•起的情况下，还需解决时钟异步测试问题。另一个要解决的问题是提高模拟电路的测试速度。(1)封装。电了产品向便携式/小型化、网络化和多媒体化方向发展的市场需求对电路组装技术提出了苛刻需求傑成电路封装技术正在朝以下方向发展：%1裸芯片技术。主要有COB(ChipOIlBoa

8、rd)技术和FlipChip(倒装片)技术两种形式。%1微组装技术。是在高密度多层互连基板上，釆用微焊接和封装工艺组装各种微型化片式元器件和半导体集成电路芯片，形成高密度、高速度、高可靠的三维立体机构的高级微电了组件的技术，其代表产品为多芯丿V组件(MCM)o%1圆片级封装。其主要特征是：器件的外引出端和包封体是在已经过前工序的硅圆片上完成，然后将这类圆片直接切割分离成单个独立器件。%1无焊内建层(BumplessBuild-UpLayer,BBLIL)