实验三 74ls139译码器实验

《实验三 74ls139译码器实验》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验三译码器实验一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。2、学习译码器的灵活应用。二、实验设备1、SAC-DS4数字逻辑电路实验箱1个2、74LS1383-8线译码器2片3、74LS20双四输入与非门1片三、实验内容与步骤（一）测试74LS139的逻辑功能。图174LS139集成电路引脚图实验步骤：1）．接线：按图1的引脚接线,测试单个2—4译码器的功能（只接74LS139芯片中的一个译码器），1B、1A、1E输入端接逻辑电平信号，1Y0、1Y1、1Y2、1Y3输出端接指示灯。２）．测试：当E=1时

2、，看四个输出信号的逻辑电平是否全“1”。当E=0时，2—4译码器进入正常工作状态，给1B、1A选择信号端加不同组合逻辑电平，观察输出端1Y0、1Y1、1Y2、1Y3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。表12—4译码器逻辑功能表输入输出EBAY0Y1Y2Y3输出逻辑关系式1ΧΧ0000010100113)．利用74LS139译码器实现“同或”门电路Y＝＝＝＝⊙如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。图2用74LS13

3、9译码器实现“同或”逻辑门电路接线图和真值4).利用74LS139译码器实现“异或”门电路Y＝＝＝＝Å如下图3所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“异或”逻辑门电路的逻辑关系。Y图3用74LS139译码器实现“异或”逻辑门电路接线图和真值二、用74LS139集成电路将2—4译码器扩展成3—8译码器。1)．接线：扩展的3—8译码器逻辑电路如图3—4所示。按图3—4连线，A、B、C输入端接实验板电平信号，Y0~Y7接到指示灯。　图4用74LS139集成电路将2—4译码器扩展成3—8译码器电路图2).测试

4、：按真值表4给扩展的3—8译码器输入端送入不同组合的逻辑电平，将输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。表43—8译码器真值表输入输出CBAY0Y1Y2Y3Y4Y5Y6Y7000　001　　　010　　　　　011　　　　　　　　100　　　　　　　　　　101　　　　　　　　　　　　110　　　　　　　　　　　　　　　111　　　　　　　　　　　　　　　　　　3).写出3—8译码器输出逻辑关系式：Y0=Y1=Y2=Y3=Y4=Y5=Y6=Y7=4).利用3—8译码器实现3输入多数表决器。要

5、求3个输入A、B、C中有2个和3个为1时，输出Y为高电平，否则Y为低电平。根据3输入多数表决器的要求，可以有两种方案来实现。a.采用“与非”门来实现。图5多数表决器表5从3—8译码器输出逻辑关系式可以得到表决器的输出为：Y=如图5所示，根据不同的输入值获得相应的Y把结果记录如下表5b.采用“或”门来实现，从3—8译码器输出逻辑关系式可以得到表决器的输出为：Y=①写出函数的标准与或表达式，并变换为与非-与非形式。②画出用二进制译码器和与非门实现这些函数的接线图。图6多数表决器逻辑电路图表6根据不同的输入值获得相应的Y把结果

6、记录如下表6