数字陷波器实现的设计方案综述【文献综述】

数字陷波器实现的设计方案综述【文献综述】

ID:464045

大小:115.00 KB

页数:4页

时间:2017-08-05

数字陷波器实现的设计方案综述【文献综述】_第1页
数字陷波器实现的设计方案综述【文献综述】_第2页
数字陷波器实现的设计方案综述【文献综述】_第3页
数字陷波器实现的设计方案综述【文献综述】_第4页
资源描述:

《数字陷波器实现的设计方案综述【文献综述】》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、毕业论文文献综述电子信息工程数字陷波器实现的设计方案综述摘要:本文首先介绍了数字滤波器的背景与应用,然后提出了基于陷波器的实现方法,概述了陷波器的概念及基本结构,介绍了几种陷波器的实现方案,最后对这些方案给出笔者的评价。关键词:DSPBuilder;现场可编程逻辑器件;IIR;陷波器1引言滤波是信号处理的重要环节之一。数字滤波器在图像处理、语音识别、模式识别、高清电视等数字信号处理中都起着关键作用。数字滤波器可以满足滤波器幅度和相位特性的严格要求,可以克服模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。而传统的

2、模拟滤波器在精度上无法与数字滤波器相比,尤其是在多阻带多通带滤波器设计方面,模拟滤波器更是无能为力,因此对数字滤波器的研究是十分必要且有广泛应用价值的。2数字陷波器概述数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统,理想带阻字滤波器,能在保证其他频率的信号不损失的情况下,有效的抑制输入信号中某一频率信息[1]。目前陷波器硬件实现主要有模拟电路方式与数字电路方式。根据数字陷波器冲激响应函数的时域特性,可将数字陷波器分为无限长冲激响应(IIR)陷波器和有限长冲激响应(FIR)陷波器两种[2]。IIR数字滤

3、波器与FIR数字滤波器相比,它可以用较低的阶数获得较高的选择性,在实现时所用存储单元少,经济而且高效。目前,IIR陷波器的实现主要有三种方法:DSP器件、FPGA和利用单片通用数字滤波器集成电路。使用DSP器件实现虽然简单,但由于程序顺序执行,执行速度必然比较慢[3]。而FPGA有着规整的内部逻辑阵列和丰富的连线资源,特别适合于数字信号处理任务。单片通用数字滤波器虽然使用方便,但因为字长与阶数的规格较少,不能充分满足实际需求。4图1IIR滤波器基本结构3数字陷波器的设计3.1基于FPGA的实现一般使用FPGA设计数字

4、信号处理系统。首先用仿真软件进行建模,在得到预期的仿真结果后,然后根据仿真过程和结果,在Quartus软件中使用VHDL语言创建硬件工程,最后完成硬件仿真。整个过程比较费且复杂,尤其困难的是仿真过程不够直观.一旦遇到问题无法及时准确地确定问题所在。DSPBuilder作为一个面向DSP开发的系统级(或算法级)设计工具,它架构在多个软件工具之上,并把系统级和RTL级两个设计领域的设计工具连接起来,最大程度地发挥了两种工具的优势[4]。DSPBuilder依赖于MathWorks公司的数学分析工具Matlab/Simul

5、ink,DSPBuilder允许设计者在Matlab中完成算法设计,在Simulink软件中完成系统集成,通过SignalCompiler模块生成QuartusII软件中可以使用的硬件描述语言(VHDL)文件,它提供了QuartusII软件和MATLAB/Simulink工具之间的接口,通过SOPCBuilder[5]、DSPBuilder[6]、QuartusII软件构筑的一套从系统算法分析到FPGA芯片实现的完整设计平台[7]。3.2基于DSP的实现运用DSP器件来实现,首先需要根据系统的目标确定系统的性能指标和

6、信号处理的要求,可用流程图或者数学运算序列表示出来,之后就可以开始设计实时DSP系统。实时DSP系统的设计包括硬件设计和软件设计两部分。硬件设计包括选择合适的DSP芯片、外围电路和其他电路。软件设计主要根据系统的要求和所选用的DSP芯片编写相应的DSP汇编程序。在硬件和软件设计完成之后,就需要进行硬件与软件的调试工作。软件调试一般是在DSP开发系统或者仿真软件上进行。硬件调试一般采用硬件仿真器进行调试,如果硬件系统相对简单,也可采用一般的工具进行调试。DSP系统是以数字信号处理为基础,具有接口方便、编程方便、稳定性好

7、、精度高、可重复性好等优点[8]。并且DSP芯片有丰富的适合于数字信号处理的软件资源和硬件资源[9]。图2基于数字中频和DSP的自适应数字陷波器结构图43.3基于专用芯片的实现基于专用芯片来实现数字滤波器设计,如MAX7410芯片。MAX7410是美信集成产品公司生产的高集成度陷波器芯片,具有较高的性价比。为5阶低通滤波器,再坐在单电源+5V或者+3V,电源损耗仅1.2mA,所允许的角频率为1Hz至15KHz,输出失调电压为正负4mV,其关断模式可将电流降至0.2mA,时钟比为100:1。此类电路具有两种时钟工作模式

8、:内部时钟(由外部电源设置时钟频率);外部时钟模式(用于精确控制角频率的系统)。失调调整引脚可以调整输出直流电平。MAX7410贝塞尔型滤波器的输入与输出间的延迟时间保持恒定,与信号频率无关,频率响应具有较陡的下降沿,建立时间快。图3MAX7410接口结论在MATLAB/SIMULINK上,利用FDATool工具,输入课题的相关参数,计算得到I

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。