可编程ASIC技术课程报告

《可编程ASIC技术课程报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、可编程ASIC技术课程报告学院：信息科学与技术学院专业：电子信息班级：电子xxxx学号：xxxxxxxxx姓名：xxx目录第一章可编程ASIC技术与VerilogHDL简述……………………………………………………………………..第二章第二章可编程ASIC技术课程导论……………………………………………………………………..第三章课程设计题目与报告……………………………………………………………………………………………3.1数据选择器…………………………………………………………………………………………………………………3.2计数器…………………………………………………

2、……………………………………………………………………….3.3移位寄存器………………………………………………………………………………………………………………..3.4N位加法器…………………………………………………………………………………………………………………..3.5四位减法器………………………………………………………………………………………………………………….3.6乘法器………………………………………………………………………………………………………………………3.774LS160的设计……………………………………………………………………………………………

3、..3.8序列检测器………………………………………………………………………………………………………….3.9sum=(a0+a1)+(a2+a3)和sum=((a0+a1)+a2)+a3算法比较…………………………..3.10sum=((a0+a1)+a2)+a3算法优化..........................................................................3.11附加题除法器……………………………………………………………………………………………………………..第四章设计遇到问题及解决方案…………………

4、……………………………………………………………………..4.1遇到的主要问题………………………………………………………………………………………..4.2现象记录及原因分析……………………………………………………………………………………..4.3解决措施及效果………………………………………………………………………………………………………..第五章学习心得……………………………………………………………………………………………………………………参考文献…………………………………………………………………………………………………………………………….第一章可编程ASIC技

5、术与VerilogHDL简述VerilogHDL是一种硬件描述语言（HDL:HardwareDiscriptionLanguage），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，所以易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握。因而可以把VerilogHDL内容安排在与ASIC设计等相关课程内部进行讲授。可编程ASIC是将多个电路迭层的ASIC，将其中数层的电路改成FPGA

6、的型态，即允许变动、调整电路的型态，并保留几层为原有的传统ASIC型态，即不允许再行调整电路型态。这样电路结构、特性上采复合、混种的设计正好补强了今日ASIC与FPGA所难兼顾特性。在可编程ASIC中固定的或低风险的设计功能(例如大型数据路径功能)可以用传统ASIC电路实现，而高风险模块和需要现场可升级能力的功能可以被置于可编程的电路层中实现。这种方案能提供类似FPGA的设计流程和灵活性，同时达到类似ASIC的性能、功耗和成本。 第二章可编程ASIC技术课程导论HDL语言本身是专门面向硬件与系统设计的，把VerilogHDL内容安排在与ASIC设计等相关课程内部

7、进行讲授。这样，我们可以同时获得设计实际电路的经验。课程学习过程中，理论与实践紧密结合，设计方法与设计技术不断更新，在八周的学习中，不仅了解EDA技术的概貌及其发展，而且掌握Verilog硬件设计语言。第三章课程设计题目与报告3.1数据选择器用持续赋值语句描述一个4选1数据选择器。设计思路：in0in1in2in3为四个一位数据输入，Sel为两位的数据选择，该设计我们实用assign持续赋值语句，该语句主要用于对wire型变量的赋值。assignout=sel[1]?(sel[0]?in3:in2):(sel[0]?in1:in0);sel[1]和sel[0]信

8、号的任何变化，都将随时反