定时超时驾驶的提醒设计【开题报告】

定时超时驾驶的提醒设计【开题报告】

ID:463878

大小:101.00 KB

页数:4页

时间:2017-08-05

定时超时驾驶的提醒设计【开题报告】_第1页
定时超时驾驶的提醒设计【开题报告】_第2页
定时超时驾驶的提醒设计【开题报告】_第3页
定时超时驾驶的提醒设计【开题报告】_第4页
资源描述:

《定时超时驾驶的提醒设计【开题报告】》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、毕业论文开题报告电子信息工程定时超时驾驶的提醒设计一、课题研究意义及现状疲劳驾驶可能出现较大的危害,连续驾驶一定路程或时间后,不可避免的出现疲劳驾驶,系统要求通过驾驶时间或路程的设置,提醒驾驶员在达到设置的驾驶时间或路程后,注意休息。疲劳驾驶是当今交通安全的重要隐患之一。驾驶人在疲劳时,其对周围环境的感知能力、形势判断能力和对车辆的操控能力都有不同程度的下降,因此很容易发生交通事故。统计数据表明,在2007年至2008年我国直接由疲劳驾驶导致的死亡人数分别占机动车驾驶人交通肇事总死亡人数的11.35%、10.91%和12.5%。大约每年有9000人死于疲劳驾驶。因此,研究开发高

2、性能的驾驶人疲劳状态实时监测及预警技术,对改善我国交通安全状况意义重大。英国的ASTiD(AdvisorySystemforTiredDrivers)DriverAlert装置综合考虑驾驶员的睡眠信息、已完成的驾驶时长和类型,以及驾驶员的方向盘操作等各种因素判断驾驶人疲劳状态。装置运行前需要驾驶员输入自己过去24小时的睡眠信息。当视觉报警到一定程度时,触发声音报警,建议驾驶员停车并休息。休息一段时间后,内置闹钟会叫醒驾驶员,并重置驾驶时间。二、课题研究的主要内容和预期目标主要内容:设计一个系统,定时提醒驾驶者已经驾驶了较长时间或者较长距离,需要注意适度休息。预期目标:系统设计要

3、求合理选用可编程元件,设计里程或时间输入的输入方式,设定时间或里程后,通过FPGA中合理的分频设计,减计数器元件的逻辑设计,使系统可靠稳定的实现减计数与减计数的显示结果输出,在达到设定值后,完成提醒输出设计。通过本系统设计,提升系统分析设计能力,掌握完整的系统输入、输出、逻辑控制的设计过程。三、课题研究的方法及措施本课题以FPGA为核心,根据时钟脉冲累积计时,时钟脉冲有1ms、10ms、100ms等不同规格。因工作需要,定时器除了占有自己编号的存储器位外,还占有一个设定值寄存器(字),一个当前值寄存器(字)。设定值寄存器(字)存储编程时赋值的计时时间设定值。当前值寄存器记录计时

4、当前值。这些寄存器为16位二进制存储器。其最大值乘以定时器的计时单位值即是定时器的最大计时范围值。定时器满足计时条件开始计时,当前值寄存器则开始计数,当当前值与设定值相等时定时器动作,起常开触点接通,常闭触点断开,并通过程序作用于控制对象,达到时间控制的目的。定时器相当于继电器电路中的时间继电器,可在程序中作延时控制。系统框图如下:图1系统框图本设计分为5个模块来配合工作,分别为:电源模块、按键模块、主控制器模块、显示模块和输出控制模块。电源模块给整个系统供电;按键模块为用户输入部分,主要作用是设定定时参数;显示模块由数码管和BCD锁存/7段译码器/驱动器CD4511构成,用来

5、显示用户的输入定时信息及剩余时间显示;通过输出控制模块来驱动外部设备;主控器模块以FPGA为核心,完成设定值寄存器和当前值寄存器的存储编程及比较输出的逻辑控制。图2主程序流程图主程序流程图如上所示,系统初始化后,主控制器会首先检查用户是否有按键操作,如有,则进入设定定时程序中,完成设定值定时器的存储过程,然后计时开始,在到达定时的这段时间内,如没有按键操作,主控制器会不停的将定时数据和计时数据进行对比,当双方数据相等时,则判定为输出报警状态,FPGA的相应IO会输出一个控制电平,用来控制外部的报警设备;若定时数据与计时数据不相等,则继续扫描判断。在此过程中,显示模块(数码管)的

6、数据会实时更新,方便用户看到剩余时间。四、课题研究进度计划毕业设计期限:自2010年9月13日至2011年5月17日。第一阶段(2010/2011第二学期9月13日至9月27日):分析毕业设计的任务,收集定时设计、可编程设计的相关资料。第二阶段(2010/2011第二学期9月28日至10月7日):完成实施方案初步设计,完成文献综述、外文翻译、开题报告等。第三阶段(2010/2011第二学期10月至2011年5月):根据开题报告及毕业设计初步实施方案,完善方案设计,完成硬件电路设计,完成编程,下载调试。撰写论文。第四阶段(2010/2011第二学期第7周至第9周):毕业论文修改完

7、善,通过验收完成答辩。五、参考文献[1]潘锐捷,陈彪,刘西安.可编程逻辑器件的历程与发展[J]-电子与封装2008(8)[2]吴继华.AheraFPGA/CPLD设计[M].北京:人民邮电出版社.2005:37—39.[3]刘杰,牛燕雄,董伟.基于FPGA的视频信号发生器设计与应用研究[J].仪器仪表学报,2008,29(3):654-657.[4]TOUTOUNCHIS,LAIA.FPGAtestandoverage[C].ProeeedingsIEEEInternationalTestC

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。