电路与电子技术仿真与实践 实验3.7 时序逻辑电路设计

《电路与电子技术仿真与实践 实验3.7 时序逻辑电路设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验3.7时序逻辑电路设计数字电子技术实验一、实验目的1.掌握时序逻辑电路的设计方法。试用JK触发器74LS76与逻辑门电路实现一个模8的计数器，要求（1）当控制端K=“1”时，实现模8加法计数器；（2）当控制端K=“0”时，实现模8减法计数器。二、实验任务2.掌握利用集成触发器与逻辑门电路设计时序逻辑电路的基本方法。1.计算机及仿真软件Multisim10。三、实验设备四、实验原理及步骤74LS76引脚图2.74LS76数字集成芯片、逻辑门、译码显示器。异步置“0”端：“0”,=“1”；Qn+1=“0”,

2、异步置“1”端：“0”,=“0”；所以：用来初始化的，使得Qn置“0”或置“1”；初始化结束后，在正常工作时，将决不允许=“0”=“1”==74LS76JK触发器在CP下降沿时翻转低电平有效“1”时,“1”时,Qn+1=“1”,CPJKQn+1特点00Qn保持010置“0”101置“1”11Qn计数74LS76JK触发器功能表=“1”时=CP在时序电路中任一时刻的稳态输出，不仅取决于当时的输入，还取决于电路原先的状态。时序逻辑电路1的特点：触发器与逻辑门实现时序逻辑电路的设计方法：1.写出由控制端K控制实现

3、模8加、减计数器的状态转换图。0000000000010100111111101011000011111111举例：2.根据状态转换图确定触发器个数，并得出电路次态及输出卡诺图。由于计数长度为8，而8≤23,所以共需3个触发器由状态图可得触发器次态及输出卡诺图1110000100010111001101011011100001110010101000110001111000110110KQ2nQ1nQ0n3.分解为单变量卡诺图，得到状态方程。1001100110011001Q0n+1卡诺图000111100

4、0110110KQ2nQ1nQ0nQ1n+1卡诺图10101010010101010001111000110110KQ2nQ1nQ0nQ2n+1卡诺图10000111110100100001111000110110KQ2nQ1nQ0n4.将触发器特性方程与所求状态方程对比，得到驱动方程。J0=K0=“1”对于JK触发器CP得到驱动方程为5.画出电路图（略）五、实验报告要求2.完成字型的正确变化过程的表格记录(CP接1Hz脉冲)。1.根据上述原理自行设计通过译码显示器显示、实现模8加、减计数器的逻辑电路图，并

5、根据设计程序，写出设计过程。4.根据测试数据，得出结论。完成思考题。3.用仿真软件仿真时可使用仪器库中的逻辑分析仪记录输入CP与～的波形(CP接1kHz脉冲)。六、注意事项用仿真分析软件仿真时，可选择译码器与显示器已联好的四个引出脚的显示器，注意左边D是高位，右边A是低位。注意在正常工作时，须使，即接高电平,决不允许悬空。=“1”=