基于verilog的串口通信实验指导和源程序

《基于verilog的串口通信实验指导和源程序》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、自己看了很多材料以后，精心整理的串口通信实验原理和指导，在网上找了很多代码，大部分因为没有很好的注释，看起来很头疼，于是自己写了一份,附带详细的注释,在modelsim仿真器上已经得到验证,现在传上来，仅供参考。PS1:最后部分给岀了一个测试文件，写的非常简单只是验证了功能,不是很好的测试；PS2:代码部分看上去有点乱,因为在word中代码的层次结构无法清晰显示，如有需要,下载后把代码copy到notepad++这种类彳以的专用变成工具里面，就很清晰的显示代码和注释了。第一部分:实验原理串行通信要求的传输线少,可靠性高，传输距离远，被广泛应用于计算机外设的

2、数据交换。通常都由通用异步收发器(UART)来实现串口通信的功能。在实际应用中，往往只需要UART的几个主要功能，专用的接口芯片会造成资源浪费和成本提高。随着FPGA/CPLD的飞速发展与其在现代电子设计中的广泛应用,FPGA/CPLD功能强大、开发过程投资小、周期短、可反复编程、保密性好等特点也越来越明显。因此可以充分利用其资源,在芯片上集成UART功能模块，从而简化了电路、缩小了体积、提高了可靠性，而且设计时的灵活性更大z周期更短。UART简介UART(UniversalAsynchronousReceiverTransmitter通用异步收发器)是一

3、种应用广泛的短距离串行传输接口。常常用于短距离、低速、低成本的通讯中。8250、8251.NS16450等芯片都是常见的UART器件。基本的UART通信只需要两条信号线(RXD、TXD)就可以完成数据的相互通信,接收与发送是全双工形式。TXD是UART发送端，为输岀;RXD是UART接收端，为输入。UART的基本特点是：(1)在信号线上共有两种状态，可分别用逻辑1(高电平)和逻辑0(低电平)来区分。在发送器空闲时，数据线应该保持在逻辑高电平状态。(2)起始位(StartBit):发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接

4、受器数据传输即将开始。(3)数据位(DataBits):起始位之后就是传送数据位。数据位一般为8位一个字节的数据(也有6位、7位的情况),低位(LSB)在前,高位(MSB)在后。(4)楞佥位(parityBit):可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误，一般是奇偶校验。在使用中，该位常常取消。(5)停止位：停止位在最后,用以标志一个字符传送的结束,它对应于逻辑1状态。(6)位时间：即每个位的时间宽度。起始位、数据位、校验位的位宽度是—致的，停止位有0.5位、1位、1.5位格式，一般为1位。(7)帧：从起始位开始到停止位结束的时间

5、间隔称之为一帧。(8)波特率：UART的传送速率，用于说明数据传送的快慢。在串行通信中，数据是按位进行传送的,因此传送速率用每秒钟传送数据位的数目来表示,称之为波特率。如波特率9600二9600bps(位/秒LUART的数据帧格式为：STARTD0D1D2D3D4D5D6D7PSTOP起始位数据位校验位停止位FPGAUART系统组成：如下图所示，FPGAUART由三个子模块组成：波特率发生器；接收模块；发送模块；模块设计：系统由四部部分组成:顶层模块；波特率发生器；UART接收器;UART发送器顶层模块异步收发器的顶层模块由波特率发生器、UART接收器和U

6、ART发送器构成。UART发送器的用途是将准备输出的并行数据按照基本UART帧格式转为TXD信号串行输出。UART接收器接收RXD串行信号z并将其转化为并行数据。波特率发生器就是专门产生一个远远高于波特率的本地时钟信号对输入RXD不断采样，使接收器与发送器保持同步。波特率发生器波特率发生器实际上就是一个分频器。可以根据给定的系统时钟频率(晶振时钟)和要求的波特率算出波特率分频因子,算出的波特率分频因子作为分频器的分频数。波特率分频因子可以根据不同的应用需要更改。波特率发生器模块主要用于产生接收模块和发送模块的时钟频率，其实质就是一个分频器，可以根据给定的系

7、统时钟频率和要求的波特率算出波特率分频因子，作为分频器的分频数。波特率发生器产生的时钟频率CLK16X不是波特率时钟频率CLK,而是波特率时钟频率CLK的16倍。CCK>—CLKQUKKX—XOkKX

8、器输出的时钟信号周期为：&=丄/—=—=25X1.0二162.76