实验Quartus运用（页）

《实验Quartus运用（页）》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验一QuartusII的运用——用原理图输入法设计电路实验课时：2实验类型：(验证)实验要求：(必修)一、实验场地与环境(1)电了信息工程实验室。(2)安装好QuartusII软件。二、实验目的及内容实验目的：熟悉利用Quartus11的原理图输入方法设计简单组合电路，通过加法器或3人表决器的设计把握利用EDA软件进行原理图输入方式设计，熟悉电了线路设计的详细流程。半加器原理图设计1、为此半加器的设计建立一工作目录，如D:ADDER注意，目录名必须用英文字母，不可用中文！2、打开QUARTUSII软件，选菜单File

2、TNew,在FileType窗中选DeviceFile^SchmaticFiletOK。3＞点鼠标右键，在跳出的窗中选EnterSymbol项，准备通过此窗口输入所需的元件。双击文件库uSymbolLibrariesw中的d:QUARTUSII...prim,在"SymbolFiles”窗中选与门and2，并双击，此时与门将进入图形编辑窗中。以同样方法,将或门or2、与非门NAND2和非门not调进图形编辑窗，再将它们连接成图。4、选aEnterSymbol”窗，再用键盘在EnterSymbol窗的SymbolNa

3、me中输入“input”再点击OK,将获得一个输入引脚，以同样方法，获得另一输入引脚。5、输入“output”，得到输出引脚。6、在左上输入脚的"PIN-NAME"双击使其变黑色，用键盘输入“a”；以同样方法在另三个引脚上输入“b”、“co”和“so”。7、存盘：点击“File"SaveAs”，选出刚才为自己的工程建立的目录:D：ADDER,将已设计好的图文件取名为:“adde匚bdf”,并存在此目录内。8、先点主窗口左角的菜单项QuartusII中的Compiler项，以便对已设计好的半加器进行综合。在跳出的Comp

4、iler窗口中，还要做三件事才能进行正式编译综合：EP1CQ240C8(1)首先将此项设计设定为工程文件：选FileProjectName在跳出ProjectName窗中找到D:ADDER0录，输入工程名称如：“adder.qdf”文件,添加“adder.bdf”文件到工程文件(即顶层文件)；(2)选芯片：选主窗口上端的“Assign”—>“Device”项，选好芯片，然后点击Compiler窗下的“Start”，开始首次编译，以便将所选芯片的引脚信息进入设计文件中(若在编译中出现一些文字，可选“Processing”

5、项中的“FitterSettings”，在跳出的窗中，关闭“UseQuartusFitter...”项，点OK。再点“Start重新进行一次编译，如果不出现，则不必作此操作)。(3)确定半加器将在此芯片中的具体引脚：同上，在“Assign”中选“Pin/Location/Chip项，在跳出的窗口中的NodeName项中输入引脚名a,这时"PinType”项会出现“Input”指示字，表明a的引脚性质是输入，否则将不出现此字。此4个引脚的选择方法是根据《FPGA/CPLD实验指导书》表格中获得。9、正式编译综合：至此，可在

6、主窗口中进行正式编译综合了，点击Start,进行编译。10、仿真测试：以下是对设计的半加器的逻辑功能进行仿真的步骤:(1)点“File”t“New”t选^WaveformEditorfile点OK,把跳出的波形编辑窗屏幕放人。(2)选“Node”项中的“EnterNodesfromSMF”，在跳出的窗中点“List”,将列出半加器的所有信号引脚名：a、b、co、so；再点击符号“=>”，然后点击OK,就可以看到它们都已进入波形编辑窗了。(3)点左侧的“一”号几下，使图形缩小，再用鼠标在“b”一行中拖动，成黑条，再点击左列

7、的“1”，表示输入为高电平。同样，在“a”行中也随机拖一些高电平和低电平。(4)存盘：点File^Save将此波形文件以adder.scf名存在自己的耳录D:ADDER中。(5)开始仿真运算：选uQuartusEI”项中的"Simulator”,点击此窗的“Start",再点“OK”。进入波形窗中，就能看到此半加器的输入与输出波形了，并能了解它们的延时情况。11、编程下载和硬件测试：(1)选”QUARTUSII”项中的“Programmer”项，将跳出编程器窗"Programmer”，选“Options”项中的uHar

8、dwareSetup在此窗的下拉窗中选^ByteBlaster(MV)”项，点击OK即可。(2)将实验板连接好，接好电源，点"Configure",即进行编程下载。(3)选实验电路模式“NO.5”，此吋“键1"的输出代表加数a；“键2”的输岀代表加数b；进位输出corfl数码管“D1”的显示表示，加和输出so市数码管