PCB Stack设计原理概述

PCB Stack设计原理概述

ID:45493891

大小:93.50 KB

页数:8页

时间:2019-11-13

PCB Stack设计原理概述_第1页
PCB Stack设计原理概述_第2页
PCB Stack设计原理概述_第3页
PCB Stack设计原理概述_第4页
PCB Stack设计原理概述_第5页
资源描述:

《PCB Stack设计原理概述》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、PCBStack设计作者:luqiliang日期:2010-3-23:13:0字体大小:小中大在高速数字电路设计流程中,第一步需要做的就是根据系统的复杂程度,成本因素等相关方面决定印制电路板(PCB)的叠层结构(Stack),而在PCBstack设计的过程中,特征阻抗也是一个重点关注的问题。1叠层结构的选择电路板的叠层结构分为2层,4层,6层,8层,10层等等。目前常用的用于主板设计的主要有4层与6层,至于8层。而对于更为复杂的系统,像小面积的Add-in Card,大型通信设备中的某一模块,像SDH,Multi-serveRouter,这些设备常用12

2、层甚至是更多层。本文主要的出发点就是以较为简单的例子,介绍PCB叠层设计中的参数问题。1.14层电路板对于4层电路板,这是市场上最常用的一种叠层结构,它的结构无外乎下面几种方案,如图1,具体取决于哪种方案最好,主要是看布线层面的选择,参考平面的选择以及EMC/EMI的考虑。这里把signal层放在内层有利于屏蔽辐射,便于EMC的设计,但不利于系统的Debug。常用的方案是04A。图11.26层电路板对于6层版,叠层结构的选择性较多,如图2。图2最常用的叠层结构主要是06A,06G,06K。06A有四层布线层,便于布线。06G有两个GND,这样的话Top与

3、Bottom层参考平面都是GND,是一种很好的选择。对于06K,这样做,主要是3个信号层布线有点紧张,让第四层作为备用的信号层,最后不用的地方都铺上铜箔,即确切的说,该种叠层结构的layer4是signal/GND。对于其他的叠层结构,像10层,18层,这里不多介绍,下图以便参考。2特征阻抗的计算设计完叠层结构,具体的就要设计各个叠层的厚度了,这里主要的切入点就是特征阻抗,电源平面和地平面的目标阻抗了。对特征阻抗的理解可以类似于软水管,特征阻抗类似软水管对水流的阻力,电流类似于水流,走线与参考平面的距离类似于软水管与地平面的距离——可想象为体现在压强方面

4、。2.1影响特征阻抗因素影响特征阻抗的因素很多,主要体现在下面几个方面:<1>介电质常数,与阻抗值成反比[Er值愈高,Z0值愈低]<2>线路层与接地层间介电层厚度,与阻抗值成正比,参考基板及PP之压合厚度,[介层愈厚,Z0值愈高],介电层厚度类比于软水管离地平面的高度,介电层厚度越大,表示离地平面越高,从而导致水流变缓,好比软水管对水的阻力变大,从而特征阻抗变大。<3>线宽,与阻抗成反比[线宽愈细,Z0值愈高],线宽越细,表示软水管截面积变小,对水流的阻力变大,从而水利变小,特征阻抗变大。<4>铜厚,与阻抗值成反比[铜愈厚,Z0值愈低],铜厚变小,表示软

5、水管截面积变小,对水流的阻力变大,从而水利变小,特征阻抗变大。=>一般来说,内层为基板铜厚,厂内1OZ=1.2mil~1.4mil,外层为基板铜箔厚度+镀铜厚度<5>差动阻抗相邻线路与线路之间的间距,与阻抗值成正比[Spacing愈小,Z0值愈低],这个很好理解,间距变小,表示耦合越好,从而软水管对水流的阻力越小,特征阻抗变小。<6>线路层与线路层间介电层厚度,与阻抗值成反比。<7>防焊漆厚度,与阻抗值成反比[绿漆愈厚,Z0值愈低],绿漆可以类比于堤坝对水流的保护作用,绿漆越厚,堤坝越厚,表示对水流的保护作用越好,水流都不会丢失,从而水流越大,对水流的阻

6、碍越小,特征阻抗越低。2.2Microstrip单端阻抗模型下图是表示微带线(Microstrip)的单端阻抗计算方法:<1>SurfaceMicrostrip适用范围:外层防焊前阻抗计算参数说明H外层到VCC/GND间介电质厚度W2阻抗线上缘线宽W1阻抗线下缘线宽T1阻抗线铜厚=基板铜厚+电镀铜厚<2>CoatedMicrostrip适用范围:外层防焊后阻抗计算参数说明H1外层到相邻VCC/GND间介电质厚度C1/C2覆盖线路绿漆厚度W2阻抗线上缘线宽W1阻抗线下缘线宽T1阻抗线铜厚=基板铜厚+电镀铜厚图32.3Microstrip差分阻抗模型下图表示

7、微带线的差分阻抗计算方法:(带状线计算方法后面章节会介绍)<1>Edge-coupledSurfaceMicrostrip适用范围:外层防焊前差动阻抗计算参数说明H1外层到VCC/GND介电质厚度W2阻抗线上缘线宽W1阻抗线下缘线宽S1相邻两根阻抗线间距T1线铜厚=基板铜厚+电镀铜厚<2>Edge-coupledCoatedMicrostrip适用范围:外层防焊后差动阻抗计算参数说明H1外层到相邻VCC/GND介质厚度C1/C2覆盖线路绿漆厚度W2阻抗线上缘线宽W1阻抗线下缘线宽S1相邻两根阻抗线间距T1线铜厚=基板铜厚+电镀铜厚图4说明:<1>关于铜厚

8、T:内层,1oz=1.2mil~1.4mil左右,需要向PCB版厂确认,一般取为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。