PLD原理与EDA技术讲义第一部分

《PLD原理与EDA技术讲义第一部分》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第一部分EDA内涵与PLD器件原理EDA技术入门FPGA／CPLD结构与原理CPLD设计流程举例EDA技术入门EDA是什么？我们为什么用EDA？学习这门课的用途及目标应用FPGA/CPLD的EDA开发流程硬件描述语言Verilog和VHDLEDA设计方法EDA的发展趋势CPLD最小系统EDA是什么？EDA(ElectronicDesignAutomation)技术通俗的说就是通过软件的方法来高效地完成硬件设计的计算机技术引言专用集成电路与通用集成电路ASIC(ApplicationSpecificInt

2、egratedCircuit)是专用集成电路在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点全定制与半定制全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元(S

3、tandardCell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。以下内容在：第一章VerilogHDL数字设计综述——1.1数字电路CAD技术的发展历史第一代集成电路(IntegratedCircuit，IC)的门数非常少，称为小规模集成电路(SmallScaleIntegrated，SSI)。

4、随着制造工艺技术的发展，设计者可以在单个芯片上布置数百个逻辑门，我们称之为中规模集成电路(MediumScaleIntegrated，MSI)。随着大规模集成电路(LargeScaleIntegrated，LSI)的出现，数千个逻辑门能够集成在一起。设计过程由此开始变得非常复杂，因此设计者希望集成电路某些设计阶段能够自动完成。EDA的范围包括了CAD和CAE两个部分。为了简单起见，在本书中我们把所有的设计工具都称为EDA工具。从技术角度看，CAD(Computer-Aided-Design，计算机辅助设

5、计)工具这个术语指的是设计后端使用的工具，这些工具可以完成布局、布线和芯片的版图绘制等工作CAE(Computer-Aided-Engineering，计算机辅助工程)工具这个术语指的是设计前端使用的工具，如HDL仿真、逻辑综合和时序分析。就是电子设计自动化(ElectronicDesignAutomation，EDA)软件的方法我们为什么用EDA?复杂数字逻辑运行速度很高的场合自主知识产权（保密性）可实现高可靠性移植性好（设计可方便应用到其他相关场合）硬件可升级性（性能指标如通信协议发展变化很快）高性

6、能要求学习这门课的用途及目标通信（网卡、PCI、I2C等总线或通信协议、串口、其它接口）高速或复杂数字逻辑（视频控制、运动控制）通用芯片（数字芯片直至单片机、DSP）硬件算法（PID、模糊控制、神经网络）举例：实现FPGA与PC的串行通信I2C器件接口IP核的CPLD设计基于FPGA的PCI总线接口设计基于FPGA的光栅尺信号智能接口模块引言学习这门课的用途及目标基于CPLD的线阵CCD数据采集系统的开发高速线阵CCDIL-P1-4096的原理和应用基于FPGA+ARM的独立运动控制平台采用DSP和FP

7、GA构建高速高精运动控制器学习这门课的用途及目标基于EMP7128的数字式相位测量仪CPLD在远程多路数据采集系统中的应用基于边界扫描的EPM9320LC84电路板故障诊断基于CPLD和单片机的任意波形发生器设计基于FPGA的乐曲发生器设计错误检测与纠正电路的设计与实现应用FPGA/CPLD的EDA开发流程:原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTA

8、G方式下载3、针对SRAM结构的配置4、OTP器件编程功能仿真返回EDA技术ASIC设计FPGA/CPLD可编程ASIC设计门阵列（MPGA）；标准单元（CBIC）；全定制；（FCIC）；ASIC设计SOPC/SOC混合ASIC设计作为EDA技术最终实现目标的ASIC，通过三种途径来完成：EDA技术各个层次SOC：SYSTEMONACHIPSOPC：SYSTEMONAPROGAMMABLECHIPSOPCNIOSEthernetInterf