2010-2011第1学期《PLD原理与EDA技术》考试卷(B)

2010-2011第1学期《PLD原理与EDA技术》考试卷(B)

ID:40709172

大小:668.50 KB

页数:8页

时间:2019-08-06

2010-2011第1学期《PLD原理与EDA技术》考试卷(B)_第1页
2010-2011第1学期《PLD原理与EDA技术》考试卷(B)_第2页
2010-2011第1学期《PLD原理与EDA技术》考试卷(B)_第3页
2010-2011第1学期《PLD原理与EDA技术》考试卷(B)_第4页
2010-2011第1学期《PLD原理与EDA技术》考试卷(B)_第5页
资源描述:

《2010-2011第1学期《PLD原理与EDA技术》考试卷(B)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、———————————装————————————————订————————————————线——————————20010~2011学年第一学期计算机科学学院《PLD原理与EDA技术》期末考试卷(B卷)年级:__专业:_____班级:_学号:___姓名:___题号一二三四五六七八总分签名得分注:1、共100分,考试时间120分钟。2、此试卷适用于计算机科学与技术本科专业。一得分阅卷教师一、单选题(每题2分,共20分。将答案填入右边括号)1.FPGA和CPLD通常也被称为专用IC。()A.不可编程B.RAMC.可编程D.ROM2.将用行为和功能层次表达的电子系统转换为

2、低层次的便于具体实现的模块组合装配的过程。()A.程序B.综合C.编译D.汇编3.EDA技术采用自顶向下的设计方法,是在整个设计流程中各设计环节___的过程。()A.分散处理B.逐步求精C.综合处理D.集中处理4.ASIC设计的全定制方法是一种基于晶体管级的,设计版图的制造方法。()A.机器B.半自动C.自动D.手工5.IP核具有规范的接口协议,良好的可移植与性,为系统开发提供了可靠的保证。()A.不可下载B.下载C.可测试D.不可测试6.GAL、CPLD之类都是基于乘积项的可编程结构;即包含有可编程与阵列和的PAL(可编程阵列逻辑)器件构成。()A.不固定的或阵列

3、B.固定的或阵列C.EEPROMD.SRAM7.FPGA可编程资源主要来自。()A.EEPROMB.逻辑阵列块LABC.PLLD.LUT8.使用BST(边界扫描测试)规范测试,,可在器件正常工作时在系统捕获测量的功能数据。()A.不必使用物理探针B.使用探针C.使用万用表D.使用示波器9.MAXII系列属CPLD类型的可编程逻辑器8《PLD原理与EDA技术》期末考试试卷(B卷)第8页共8页件;编程信息存于____________中。()A.SRAMB.EEPROMC.LMP_RAMD.LMP_FIFO10.在VHDL语言中,用语句         表示检测到时钟cl

4、k的上升沿。()       A. clk’event                       B.clk’eventandclk=‘1’       C. clk=‘0’                        D. clk’eventandclk=‘0’二得分阅卷教师二、EDA名词解释,写出下列缩写的中文(或英文)含义(每个2分,共10分)1.VHDL:2.FPGA:3.RTL:4.JTAG:5.EAB:三得分阅卷教师三、简答题(每题5分,共15分)1.结构体的描述方式有几种,各有什么特点?8《PLD原理与EDA技术》期末考试试卷(B卷)第8页共8页—

5、——————————装————————————————订————————————————线———————————2.解释编程与配置这两个概念?3.简述层次结构设计的优点?四得分阅卷教师四、判断题(每题1分,共5分)1.“信号”具有延迟、事件等特性,而变量则没有。()2.记录类型中可以包含“存取型”和“文件型”的数据对象。()3.“+”和“-”运算符只能用于整形数运算,移位操作符则只能用于BIT型和BOOLEAN型的运算。()4.目前,在可综合的VHDL程序中,乘方运算符(**)的右操作数可以是任意的整数。()5.“=”和“/=”运算比“>”和”<”综合生成的电路规模

6、要小。()五得分阅卷教师8《PLD原理与EDA技术》期末考试试卷(B卷)第8页共8页五、VHDL程序分析和处理(每题5分,共10分)1.检查下述程序,指出程序行中的错误,将正确结果写在该行右边。………………………Architectureoneofsampleisvariablea,b,c:integer;beginc<=a+b;endone;2.画出下述VHDL描述实体对应的原理图符号元件。ENTITYmux21IS--实体:2选1多路选择器PORT(in0,in1,sel:INSTD_LOGIC;Output:OUTSTD_LOGIC);ENDmux21;六得分阅

7、卷教师六、VHDL程序填空:(每空1分,共10分)下面程序是异步清除十进制加法计数器的VHDL程序,试补充完整。LIBRARY__________;__________IEEE.STD_LOGIC_1164.ALL;ENTITY__________ISPORT(clr:INSTD_LOGIC;clk:INSTD_LOGIC;cnt:BUFFERINTEGERRANGE______________);ENDcnt10y;ARCHITECTUREbehavOFcnt10yIS———————————装————————————————订————————————————线

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。