2013通信电子电路与EDA技术B

《2013通信电子电路与EDA技术B》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、桂林电子科技大学2013年硕士研究生入学考试复试试卷考试科目代码：311考试科目名称：通信电子电路及EDA技术B请注意：答案必须写在答题纸上（写在试卷上无效）。通信电子电路一、填空。（10分）1、LC并联谐振回路接上负载电阻后，回路Q值将变；理想串联LC回路谐振时的总等效阻抗为；2、从部分接入等效到全接入，电感的电感量将变，电容的电容量将变。3、随着工作频率的提高，晶体三极管的电流放大能力将变；丙类高频功率放大器中晶体管的电流导通角越小，放大器的效率越。4、普通AM调制器是电路，它完成频谱的搬移。（填“线性

2、”/“非线性”）5、我国标准中，FM广播信号的最大频偏是KHz，带宽是KHz。二、（10分）某三点式振荡器电路如图所示。1、画出振荡器的交流等效电路。2、若振荡器的振荡频率，求电感的值。三、（15分）某FM对讲机的高频发射电路框图如下图所示。已知间接调频器输出FM信号的中心频率，最大频偏。若功率放大器输出FM信号的中心频率，最大频偏，且取。1、求倍频系数的大小。2、求倍频器输入信号的频率和最大频偏。3、若混频器由模拟相乘器和低通滤波器组成，求本地振荡器振荡频率的可能取值。共7页第1页请注意：答案必须写在答题

3、纸上（写在试卷上无效）。四、（15分）如图所示谐振回路，电容、电感的损耗忽略不计，电流源的振幅，内阻，，，负载电阻，回路工作在谐振状态。1、求回路的谐振频率。2、求回路的有载品质因数。3、求回路的通频带，以及负载电阻两端的电压振幅。共7页第2页请注意：答案必须写在答题纸上（写在试卷上无效）。EDA技术一、选择题（每题1分，共10分）1．下面属于VerilogHDL线网型变量的是（）A、regB、integerC、timeD、wire2．下列不属于常用贴片电阻封装的是（）A、0402B、0805C、1206D

4、、09033．VerilogHDL中的赋值语句有阻塞和非阻塞赋值语句，always块组合逻辑电路设计中一般采用（　　　）A、阻塞赋值B、非阻塞赋值C、两种语句混合D、两种语句都不用4．VerilogHDL的单行注释符号是()A、%B、/C、/*D、//5．常用的“DIP8”封装，第一脚与第二脚之间的间距为()A、2mmB、1.5mmC、100milD、150mil6．如右图中“桂林电子科技大学”字样属于电路板（）层A、toplayerB、topoverlayC、topsolderD、toplayer7．右图

5、中正央芯片的封装为（）A、PLCC100B、TQFP100C、DIP100D、SOL1008．右图中正中央芯片的型号为“EP1C3T100C8N”其中“C8”的含义为A、芯片中有8个LAB单元B、芯片中有8个IO配置模块C、芯片的门延迟为8nSD、芯片数据总线宽度为8位9．在进行PCB设计时，下面那个层定义了印制板的外围大小：A、keepoutlayerB、multilayerC、topoverlayD、bottomlayer10．当下载程序到FPGA中，是将数据写入到FPGA的（）A、SRAMB、EPRO

6、MC、E2ROMD、FLASH二、填空题（每题1分，共10分）1．多条块赋值语句一般以关键词begin开始，以关键词结束。2．状态机按信号输出方式分，有米利型和型两种。3．阻塞赋值语句的操作符是，非阻塞赋值语句的操作符是。4．对于“a=b?d:c”，若b=1’b0,d=1’b1,c=1’b0，则a=。5．VerilogHDL中对于边沿的描述，用关键词posedge描述上升沿，以关键词描述下降沿。6．函数内部可以调用函数，函数的返回值有个。7．Verilog语言以关键词　　　定义常数。8．Verilog中1位

7、逻辑变量的可能取值有0、1、和X。共7页第3页请注意：答案必须写在答题纸上（写在试卷上无效）。9．Verilog中与非门的门级原语　　　。10．Verilog的连续赋值语句以关键词　　　开始。三、阅读以下程序并回答问题（每空1分共10分）1．阅读程序填空（4分）modulenegation();reg[3:0]rega,regb;reg[3:0]bit1,bit2;reglog1,log2;initialbeginrega=4'b1011;regb=4'b0000;endinitialfork#10bit1

8、=~rega;#20bit2=~regb;#30log1=!rega;#40log2=!regb;#50$finish;joinendmodule程序运行后bit1=，bit2=，log1=，log2=。2．阅读程序填空(4分)moduleMULT4B(R,A,B);output[7:0]R;input[4:1]A,B;reg[7:0]R;integeri;always@(AorB)beginR=0;for(i=